hw:lab:pld:start
This is an old revision of the document!
Table of Contents
PLD
Moduł Programowalna zworkowo matryca logiczna jest przewidziane jako zestaw ćwiczeniowy pokrywający zagadanienia logiki kombinacyjnej oraz sekwencyjnej (ew. DAC'a).
Moduły rozszerzeń:
- 8 bitowy DAC R-2R
- Wyświetlacz siedmiosegmentowy pracujący w kilku trybach pracy:
- 8bit → pojedyńczy wyświetlacz 7 seg (1 bit = 1 katoda)
- 8bit binarnie→ liczba dziesiętna (0-255)
- 2x4BCD → 2 liczby BCD
- 8bit w kodzie greja → liczba dziesiętna (0-255)
Wstęp teoretyczny
- Troche o układach logicznych
- troche o FPGA
Logika kombinacyjna
Podstawowe bramki logiczne
Kożystajac tylko z wyjścia o1 oraz matrycy umożliwiającą budowanie funkcji logicznych w postaci sumy iloczynów zaimplementuj następujące funkcje : NOT, AND, NAND, OR, NOR, XOR, XNOR.
Dekoder bin -> 7 seg
Zbuduj dekoder bin → 7seg.
Uwagi : aby uniemożliwić odpisywanie można poprzestawiać kolejność cyfr np:
| bin | display |
|---|---|
| 0 | D |
| 1 | u |
| 2 | p |
| 3 | A |
| 4 | 0 |
| 5 | . |
| 6 | . |
Logika sekwencyjna
- licznik synchroniczny binarny modulo N (obserwacja na wyswietlaczu + DAC)
- licznik synchroniczny w kodzie BCD modulo N (obserwacja na wyswietlaczu)
- licznik synchroniczny w kodzie greja modulo N (obserwacja na wyswietlaczu, silnik krokowy)
- sterownik silnika krokowego (z / bez bariery)
Schemat logiczny
Dokumentacja
/services/www/http/wiki/data/attic/hw/lab/pld/start.1299255089.txt.gz · Last modified: 2019/03/08 14:06 (external edit)
Except where otherwise noted, content on this wiki is licensed under the following license: CC Attribution-Noncommercial-Share Alike 4.0 International
