

**AGH**

AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE

Wydział Fizyki i Informatyki Stosowanej

---

## Praca inżynierska

**Jakub Moroń**

**Mirosław Firlej**

kierunek studiów: fizyka techniczna

kierunek dyplomowania: fizyka jądrowa

# Projektowanie interfejsu USB w oparciu o programowalne układy logiczne (Field Programmable Gate Array)

Opiekun: dr hab. inż. Marek Idzik

Kraków, luty 2009

Oświadczamy, świadomi odpowiedzialności karnej za poświadczenie nieprawdy, że niniejszą pracę dyplomową wykonaliśmy osobiście i samodzielnie i nie korzystaliśmy ze źródeł innych niż wymienione w pracy.

**Merytoryczna ocena pracy Jakuba Moronia przez opiekuna:**

Końcowa ocena pracy przez opiekuna: .....

Data: .....

Podpis: .....

**Merytoryczna ocena pracy Jakuba Moronia przez recenzenta:**

Końcowa ocena pracy przez recenzenta: .....

Data: .....

Podpis: .....

Skala ocen: (6.0 – celująca), 5.0 – bardzo dobra, 4.5 – plus dobra, 4.0 – dobra, 3.5 – plus dostateczna, 3.0 – dostateczna, 2.0 – niedostateczna

**Merytoryczna ocena pracy Mirosława Firleja przez opiekuna:**

Końcowa ocena pracy przez opiekuna: .....

Data: .....

Podpis: .....

**Merytoryczna ocena pracy Mirosława Firleja przez recenzenta:**

Końcowa ocena pracy przez recenzenta: .....

Data: .....

Podpis: .....

Skala ocen: (6.0 – celująca), 5.0 – bardzo dobra, 4.5 – plus dobra, 4.0 – dobra, 3.5 – plus dostateczna, 3.0 – dostateczna, 2.0 – niedostateczna

# Spis treści

<b>1</b>	<b>Wstęp</b>	<b>7</b>
1.1	Cel i zakres pracy . . . . .	7
1.2	Streszczenie . . . . .	7
1.3	Podział Pracy . . . . .	8
<b>2</b>	<b>Wybrane zagadnienia teoretyczne dotyczące USB</b>	<b>9</b>
2.1	Typy i prędkości USB . . . . .	9
2.2	Ważne terminy i pojęcia . . . . .	9
2.3	Parametry sygnału dla standardu Full-Speed (12Mb/s) . . . . .	10
2.4	Identyfikacja prędkości pracy urządzenia . . . . .	11
2.5	Kodowanie NRZI . . . . .	12
2.6	Bit synchronizacyjny - Bit Stuffing . . . . .	12
2.7	Preambuła - Bajt synchronizacyjny . . . . .	13
2.8	Nagłówek pakietów (PID) . . . . .	14
2.9	Struktura protokołów transmisji USB . . . . .	14
2.10	Enumeracja interfejsu USB . . . . .	16
<b>3</b>	<b>Projektowanie i Implementacja</b>	<b>17</b>
3.1	Środowisko Programistyczne - Xilinx ISE 10.1 . . . . .	17
3.2	Płytki Testowa dla Xilinx Spartan-3A . . . . .	18
<b>4</b>	<b>Transceiver USB, Opis ogólny</b>	<b>20</b>
4.1	Wstęp . . . . .	20
4.2	Działanie układu . . . . .	20
4.2.1	Odbiornik . . . . .	20
4.2.2	Nadajnik . . . . .	22
<b>5</b>	<b>Opis działania bloków funkcjonalnych Transceiver'a</b>	<b>24</b>
5.1	Blok odzyskiwania przebiegu zegarowego ( <b>CLK_Rcv_Gen</b> ) . . . . .	24
5.2	Blok konwertera sygnałów NRZI na zwykły sygnał logiczny ( <b>Rx_Cnv</b> ) . . . . .	26
5.3	Blok wycinania bitów synchronizacyjnych ( <b>Rx_BStf</b> ) . . . . .	27
5.4	Blok monitorowania stanu transmisji ( <b>Rx_Idle</b> ) . . . . .	29
5.5	Układ wejściowy nadajnika ( <b>Tx_In</b> ) . . . . .	31
5.6	Blok wstawiania bitów synchronizacyjnych ( <b>Tx_BStf</b> ) . . . . .	32
5.7	Blok generacji preambuły ( <b>Tx_PRE</b> ) . . . . .	33
5.8	Blok generacji sygnału końca transmisji ( <b>Tx_EOP</b> ) . . . . .	35
5.9	Blok konwertera zwykłego sygnału logicznego na NRZI ( <b>Tx_Cnv</b> ) . . . . .	36
<b>6</b>	<b>Stos USB, opis ogólny</b>	<b>38</b>
6.1	Wstęp . . . . .	38
6.2	Schemat blokowy stosu USB . . . . .	38
<b>7</b>	<b>Opis działania bloków funkcjonalnych stosu USB</b>	<b>40</b>
7.1	Blok kontroli poprawności i typu nagłówka pakietu ( <b>St_PID</b> ) . . . . .	40
7.2	Blok obliczania sumy kontrolnej CRC pakietów odbieranych ( <b>St_RxCRC</b> ) . . . . .	42
7.3	Blok sprawdzania zgodności adresu interfejsu ( <b>St_Addr</b> ) . . . . .	46
7.4	Pamięć RAM 64B ( <b>St_RAM64</b> ) . . . . .	48

7.5	Bufor wejścia - wyjścia danych ( <b>St_Buff</b> ) . . . . .	50
7.6	Maszyna stanów skończonych ( <b>St_FSM</b> ) . . . . .	52
7.7	Blok interpretacji rozkazów konfiguracyjnych ( <b>St_Brqst</b> ) . . . . .	58
7.8	Blok stanu enumeracji interfejsu ( <b>St_Enum</b> ) . . . . .	62
7.9	Blok tworzenia nagłówków pakietów ( <b>St_Tx</b> ) . . . . .	63
7.10	Blok łączenia fragmentów nadawanych pakietów ( <b>St_TxMux</b> ) . . . . .	65
7.11	Blok generacji danych informacyjnych o interfejsie ( <b>St_DConf</b> ) . . . . .	67
7.12	Blok obliczania sumy kontrolnej CRC pakietów nadawanych ( <b>St_TxCRC</b> ) . . .	72
<b>8</b>	<b>Zewnętrzny układ wykonawczy</b>	<b>74</b>
<b>9</b>	<b>Testowanie i analiza działania interfejsu USB</b>	<b>76</b>
9.1	Program do obliczania kodu CRC (CRCCalc) . . . . .	76
9.2	24-bitowy analizator stanów logicznych . . . . .	76
9.3	Testowanie komunikacji z komputerem . . . . .	78
<b>10</b>	<b>Podsumowanie</b>	<b>80</b>
<b>11</b>	<b>Literatura</b>	<b>81</b>

# 1 Wstęp

## 1.1 Cel i zakres pracy

Celem pracy, który został postawiony do realizacji, było zaprojektowanie i wykonanie dwukierunkowego interfejsu komunikacyjnego pracującego na magistrali USB. Jako sposób fizycznej realizacji układu wybrano syntezę logiczną wewnątrz programowalnego układu logicznego (FPGA). Interfejs USB ma być wykorzystywany podczas testowania prototypowych układów scalonych pracujących przy wysokich częstotliwościach, projektowanych w Zakładzie Elektroniki Jądrowej i Detekcji Promieniowania, Katedry Oddziaływań i Detekcji Cząstek na Wydziale Fizyki i Informatyki Stosowanej AGH.

Do celów zbierania danych, ze względu na prostotę obsługi i oprogramowania, często stosowany jest wychodzący z użycia interfejs RS-232. Niska przepustowość tego portu sprawia, że czas przesyłania danych z systemu pomiarowego (systemu akwizycji danych) do komputera jest bardzo długi. Dodatkową wadą jest słaba dostępność portu RS-232 na nowych płytach głównych, nie mówiąc o komputerach przenośnych, które go nie posiadają. Aby usprawnić proces zbierania (akwizycji) danych, konieczne stało się wykorzystanie dobrego i popularnego standardu, jakim jest USB.

Do fizycznego wykonania interfejsu USB wykorzystano układ FPGA, ze względu na szybkość działania i możliwość wielokrotnej rekonfiguracji. Zdecydowano się na interfejs pracujący w standardzie Full-Speed, ponieważ nie wymaga on bardzo szybkiego układu Transceiver'a. Dzięki temu cały interfejs może być układem logicznym zaimplementowanym wewnątrz układu programowalnego. Dodatkowym założeniem projektowym była uniwersalność projektu, czyli możliwość implementacji interfejsu na dowolnym układzie FPGA. Gotowy projekt powinien stanowić oddzielny moduł (rdzeń), który może być użyty jako interfejs komunikacyjny (bez wchodzenia w strukturę wewnętrzną) w dowolnym układzie pomiarowym.

## 1.2 Streszczenie

W rozdziale 2 zawarto krótki opis zagadnień teoretycznych wykorzystywanych w opisie uniwersalnej magistrali szeregowej (USB). Podstawowe pojęcia. Parametry sygnałów przesyłanych po USB. Bity synchronizacyjne. Kodowanie NRZI. Skrócony opis protokołu komunikacyjnego.

W rozdziale 3 przedstawiono środowisko programistyczne i jego możliwości. Krótki opis płytki testowej i ważniejszych elementów wchodzących w jej skład.

W rozdziale 4 zamieszczono ogólny opis Transceiver'a USB. Przedstawiono sposób nadawania i odbierania pakietów. Moment przełączenia interfejsu z trybu odbioru, w tryb nadawania.

W rozdziale 5 przedstawiono szczegółowy opis wszystkich bloków funkcjonalnych układu Transceiver'a. Przebiegi logiczne. Dokładne omówienie każdego z sygnałów.

W rozdziale 6 zawarto ogólny opis działania logiki stosu uniwersalnej magistrali szeregowej (USB). Współpraca z układem Transceiver'a. Podłączenie bloków między sobą.

W rozdziale 7 zamieszczono szczegółowy opis wszystkich bloków funkcjonalnych logiki stosu USB. Opis działania maszyny stanów skończonych - głównego układu zarządzającego pracą stosu.

W rozdziale 8 zawarto opis układu wykonawczego. Schemat i projekt płytki drukowanej. Konieczność zastosowania zewnętrznego układu buforującego i specjalnego generatora przebiegu zegarowego.

W rozdziale 9 przedstawiono sposoby testowania poprawności działania interfejsu USB. Analizator stanów logicznych zbudowany na mikrokontrolerze ATMEGA162 oraz program do obliczania cyklicznego kodu nadmiarowego (CRC). Opis działania układu interfejsu USB pod systemem operacyjnym *Linux*.

W rozdziale 10 zamieszczono podsumowanie i wnioski. Poziom realizacji założonych zadań. Zakres wiedzy i umiejętności wykorzystany podczas realizacji tematu.

W rozdziale 11 zawarto zbiór dokumentacji pomocny podczas projektowania interfejsu USB.

### 1.3 Podział Pracy

W ramach niniejszej pracy przyjęto następujący podział zadań:

**Mirosław Firlej** zaprojektował:

- część sprzętową interfejsu USB (Transceiver), opisaną w rozdziałach 4 i 5.
- zewnętrzny układ wykonawczy opisany w rozdziale 8.
- program do obliczania cyklicznego kodu nadmiarowego CRC (podrozdział 9.1).
- 24-bitowy analizator stanów logicznych (podrozdział 9.2).

**Jakub Moroń** zaprojektował:

- część logiczną interfejsu USB (Stos), opisaną w rozdziałach 6 i 7

**Wspólnie** wykonano:

- opis zagadnień teoretycznych (rozdział 2).
- przedstawienie środowiska programistycznego i płytki testowej (rozdział 3).
- podsumowanie (rozdział 10).



## 2 Wybrane zagadnienia teoretyczne dotyczące USB

USB (Universal Serial Bus – Uniwersalna Magistrala Szeregowa) jest rodzajem interfejsu komunikacyjnego zastępującego w komputerach starsze porty szeregowy i równoległy. Jej podstawową zaletą jest prostota obsługi (gotowego urządzenia) pod wieloma systemami operacyjnymi oraz możliwość podłączenia do 127 urządzeń do jednego kontrolera. Sama budowa urządzenia pracującego na USB nie jest jednak prosta, ponieważ wymaga od projektanta spełnienia szeregu zasad i standardów wyszczególnionych w specyfikacji USB<sup>1</sup>. W pracy ograniczono się jedynie do przedstawienia najważniejszych zagadnień teoretycznych związanych z działaniem samej magistrali, a także protokołu komunikacyjnego używanego w projekcie interfejsu USB.

### 2.1 Typy i prędkości USB

Urządzenia pracujące na magistrali szeregowej można podzielić na grupy w zależności od wersji standardu:

- **USB 1.1** - Urządzenia pracujące z prędkościami  $12\text{Mb/s}$  (Full-Speed) lub  $1.5\text{Mb/s}$  (Low-Speed)
- **USB 2.0** - Urządzenia pracujące z prędkością  $480\text{Mb/s}$  (High-Speed) i kompatybilne ze standardami wcześniejszymi USB 1.1
- **USB 3.0** - Urządzenia pracujące z prędkością  $4,8\text{Gb/s}$  (Super-Speed) i kompatybilne ze standardami USB 1.1 i USB 2.0

### 2.2 Ważne terminy i pojęcia

Zawarte w tym rozdziale pojęcia i terminy zostały użyte w opisie w dalszej części pracy.

<b>ACK</b>	Odpowiedź na poprawnie przeprowadzoną transmisję.
<b>Bit Stuffing</b>	Wstawianie zera logicznego w ciąg danych, co zapewnia poprawną synchronizację przebiegów zegarowych w odbiorniku.
<b>Buffer</b>	Pamięć używana podczas transmisji między urządzeniami.
<b>Bulk Transfer</b>	Jeden z czterech typów transmisji obsługiwanych przez USB. Jest używany podczas masowej transmisji danych.
<b>Bus Enumeration</b>	Wykrywanie i identyfikacja urządzeń na magistrali USB.
<b>Control Transfer</b>	Jeden z czterech typów transmisji obsługiwanych przez USB. Obsługuje konfigurację, wysyłanie komend oraz pobieranie statusu od urządzenia.
<b>CRC</b>	Cyclic Redundancy Check - cykliczny kod nadmiarowy. Używany jest do kontroli poprawności transmitowanych danych.
<b>Default Address</b>	Domyślny adres (00H) używany przez urządzenie zaraz po podłączeniu do magistrali USB.
<b>Device Address</b>	Siedmiobitowy adres reprezentujący interfejs na magistrali USB, nadawany przez kontroler (Host).


---

<sup>1</sup>Universal Serial Bus Specification, rev. 2.0

<b>Endpoint</b>	Unikalna adresowalna część urządzenia USB, umożliwiająca komunikację obustronną między kontrolerem a urządzeniem. W dalszej części pracy pod tym terminem rozumiany jest bufor wejścia - wyjścia danych.
<b>EOP</b>	End of Packet - Koniec pakietu danych.
<b>Full-speed</b>	Transmisja danych z prędkością 12Mb/s.
<b>Host</b>	Kontroler - Komputer zawierający sprzętowo zaimplementowaną magistralę USB i system operacyjny.
<b>LSB</b>	Najmniej znaczący (najmłodszy) bit.
<b>MSB</b>	Najbardziej znaczący (najstarszy) bit.
<b>NAK</b>	Odpowiedź na odrzuconą transmisję danych.
<b>NRZI</b>	Non Return to Zero Invert - Standard kodowania, w którym zero logiczne reprezentowane jest przez zmianę stanu logicznego na przeciwny, a jedynka logiczna przez brak zmiany stanu. Eliminuje konieczność przesyłania przebiegów zegarowych
<b>Packet</b>	Pakiet - Grupa danych zorganizowana w specjalny sposób i przygotowana do wysłania
<b>PID</b>	Packet ID, nagłówek - Pole określające typ przesyłanego pakietu, a co za tym idzie jego format i rodzaj kontroli błędów.
<b>PLL</b>	Phase Locked Loop - Pętla fazowa umożliwiająca synchronizację wewnętrznego układu zegarowego z częstotliwością danych.
<b>Protocol</b>	Protokół - Zbiór zasad określających format i zależności czasowe podczas transmisji między dwoma urządzeniami.
<b>Request</b>	Żądanie będące częścią protokołu konfiguracyjnego interfejsu.
<b>SOP</b>	Start of Packet - Początek pakietu.
<b>Stack</b>	Stos USB. Logiczna część całego interfejsu. Zajmuje się obsługą protokołu komunikacyjnego. Analizuje strukturę otrzymywanych danych oraz przygotowuje pakiety do wysyłki.
<b>Token Packet</b>	Typ pakietu określający jaki rodzaj i kierunek transmisji będzie nawiązywany na magistrali USB.
<b>Transceiver</b>	Sprzętowa część interfejsu USB. Generuje przebiegi zegarowe podczas nadawania sygnału oraz zajmuje się odzyskiwaniem przebiegu zegarowego z przychodzących danych w przypadku odbioru pakietu.

## 2.3 Parametry sygnału dla standardu Full-Speed (12Mb/s)

Sygnały generowane przez Transceiver'y, zarówno po stronie komputera jak i urządzenia podłączonego do magistrali USB, muszą spełniać określone standardy. Szczególnie ważne są tutaj czasy narastania ( $t_R$ ) i opadania ( $t_F$ ) sygnału na liniach danych (D+ i D-). W urządzeniach pracujących w standardzie Full-Speed czasy narastania i opadania sygnału, mierzone między 10% a 90% jego wartości, powinny się zawierać między  $4ns$  a  $20ns$ . Zasadę pomiaru czasów narastania i opadania przedstawiono na rysunku (1).




Rysunek 1: Czasy narastania i opadania sygnału na liniach danych

Dla urządzeń pracujących w standardzie Full-Speed średnia wartość napięcia ( $VCRS^2$  - Crossover Voltage), wokół którego następuje zmiana poziomów logicznych na liniach danych (D+ i D-) musi się zawierać w przedziale od  $1.3V$  do  $2.0V$ . Specyfikacja uniwersalnej magistrali szeregowej wymaga, aby wartość średnia napięcia  $VCRS$  była stała. Pociąga to za sobą warunek jednakowych amplitud sygnałów na obu liniach (D+ i D-) oraz wymusza jednakowe czasy narastania i opadania obu przebiegów.

## 2.4 Identyfikacja prędkości pracy urządzenia

Jak już wcześniej wspomniano, na magistrali USB mogą pracować urządzenia o różnej prędkości. Rozróżnienie tego, czy urządzenie pracuje w standardzie Low-Speed, czy w standardzie Full-Speed, odbywa się za pomocą rezystora o wartości  $1.5k\Omega$  podciągającego linie danych do napięcia  $3.0 - 3.6V$ . Jeżeli rezystor zostanie dołączony do linii D-, to urządzenie zostanie rozpoznane jako Low-Speed, jeśli natomiast rezystor zostanie dołączony do linii D+, komputer rozpozna urządzenie jako pracujące w standardzie Full-Speed. Na rysunku (2) przedstawiono sposób podłączenia urządzenia do komputera.



Rysunek 2: Identyfikacja urządzenia jako pracujące w standardzie Full-Speed

Od strony komputera (Hosta) zwykle stosuje się rezystory o wartości  $15k\Omega$ , "ściąające" linie danych do masy (GND). Wartości wszystkich rezystorów muszą mieć podane wartości z dokładnością do 5%. Powodują one ustalenie się na liniach danych potencjałów zgodnych ze

<sup>2</sup>Universal Serial Bus Specification, rev. 2.0, s. 130

standardami zawartymi w specyfikacji USB.


Dzięki rezystorom występującym w torze sygnałowym stany logiczne na liniach D+ i D- przyjmują wartości napięć z przedziału 0.8 – 2.5V. W specyfikacji USB zostały zdefiniowane specjalne różnicowe<sup>3</sup> stany logiczne, które w standardzie Full-Speed przedstawiają się następująco:

Stan K: (różnicowo: "0")    gdy     $(D-) - (D+) > 200mV$

Stan J: (różnicowo: "1")    gdy     $(D+) - (D-) > 200mV$

## 2.5 Kodowanie NRZI

Kodowanie NRZI (Non Return to Zero Invert) jest wykorzystywane przez USB do transmisji danych. W kodowaniu NRZI wysoki stan logiczny (jedyneka) jest reprezentowany przez brak zmiany stanu logicznego, natomiast zero reprezentowane jest zmianą stanu logicznego na przeciwny. Ciąg zakodowanych zer będzie zatem ciągłą zmianą stanu logicznego, natomiast ciąg jedynek logicznych wygeneruje długie okresy w których stan się nie zmienia. Zasadę kodowania NRZI przedstawiono na rysunku (3)



Rysunek 3: Kodowanie danych do standardu NRZI

Kodowanie NRZI pozwala uniknąć przesyłania przebiegu zegarowego równoległe do linii danych. Sygnał zegarowy zostaje zakodowany razem z danymi w jednym sygnale. Takie działanie pozwala uniknąć przesunięć fazowych powstałych między danymi a sygnałem zegarowym, ale wymaga w odbiorniku układu odzyskiwania przebiegu zegarowego, tworzącego przebieg o odpowiedniej częstotliwości i fazie na podstawie zmian sygnału danych (NRZI).


## 2.6 Bity synchronizacyjne - Bit Stuffing

Ponieważ transmisja danych po uniwersalnej magistrali szeregowej odbywa się bez przesyłania przebiegu zegarowego, zostaje on wygenerowany w odbiorniku na podstawie zmian w sygnale danych (jest synchronizowany każdą zmianą sygnału danych, aby był zgodny z nimi w fazie).

Gdyby zdarzyło się, że dane zawierają same jedynki logiczne (brak zmiany stanu logicznego), mogłoby dojść do przesunięć fazowych między tworzonym w odbiorniku przebiegiem zegarowym, a przychodzącymi danymi. Aby uniknąć tego problemu wprowadzono dodatkowy mechanizm wstawiania bitów synchronizacyjnych(Bit Stuffing<sup>4</sup>), polegający na wstawianiu zera logicznego po każdym sześciu, bezpośrednio po sobie następujących, jedynkach logicznych.

<sup>3</sup>Universal Serial Bus Specification, rev. 2.0, Tabela 7-2, s. 145

<sup>4</sup>Universal Serial Bus Specification, rev. 2.0, s. 157




Rysunek 4: Zasada wstawiania bitów synchronizacyjnych

Gwarantuje to poprawne odzyskiwanie i synchronizację przebiegu zegarowego. Zasadę wstawiania bitów synchronizacyjnych przedstawiono na rysunku (4)

Wstawianie bitów synchronizacyjnych jest aktywne od początku nadawania preambuły (opis w podrozdziale 2.7). Jedyńka logiczna kończąca preambułę także jest zliczana jako pierwsza w sekwencji sześciu kolejnych. Bity synchronizacyjne wstawiane są zawsze. Nawet gdy pakiet danych kończy się sześcioma jedynekami i tak zostanie wstawione zero, bezpośrednio przed sygnałem końca transmisji. Odbiornik, po rozkodowaniu transmisji w standardzie NRZI do postaci zwykłego sygnału logicznego, musi rozpoznać wstawione bity i usunąć je z ciągu danych. Jeżeli w sygnale zostanie wykrytych siedem jedynek logicznych, cały pakiet musi zostać zignorowany.

## 2.7 Preambuła - Bajt synchronizacyjny

Preambuła (Sync Pattern<sup>5</sup>) jest bajtem synchronizacyjnym złożonym z siedmiu zer zakończonych jedyneką logiczną. Widok sygnału preambuły w kodowaniu NRZI przedstawiono na rysunku (5).




Rysunek 5: Wygląd sygnału preambuły w kodowaniu NRZI

Sygnal ten nadawany jest na początku każdej transmisji. Na jego podstawie (ciągłe zmiany stanów logicznych) odbiornik dostraja swój sygnał zegarowy, tak aby zgadzał się w fazie z przychodzącymi danymi.

<sup>5</sup>Universal Serial Bus Specification, rev. 2.0, s. 159

## 2.8 Nagłówek pakietów (PID)

Nagłówek pakietów (Packet ID) pojawiający się zaraz po polu preambuły, jest częścią każdego pakietu transmitowanego po magistrali USB. PID zawiera czterobitowe pole typu pakietu, po którym występuje pole testowe złożone z zanegowanych wartości tych bitów. Strukturę pola nagłówka pakietów przedstawiono na rysunku (6).




Rysunek 6: Struktura nagłówka pakietów

PID zawiera informację o typie pakietu, jego formacie i rodzaju kontroli błędów, jaka musi zostać przeprowadzona. Zanegowana część nagłówka pakietów umożliwia kontrolę jego poprawności i gwarantuje, że odbierany pakiet zostanie poprawnie zinterpretowany. Jeśli pierwsze cztery bity nie zgadzają się z negacją czterech dalszych, cały pakiet jest ignorowany. Tak samo się dzieje jeżeli urządzenie odbierze poprawny PID, lecz jego typ nie jest obsługiwany. Dokładny opis wszystkich nagłówków<sup>6</sup> dostępny jest w specyfikacji USB.

## 2.9 Struktura protokołów transmisji USB

Grupy pakietów połączonych w większe bloki logiczne nazwano protokołami transmisji (w miejsce oryginalnego angielskiego terminu 'Transmission Transaction'). Interfejs obsługuje protokół wymiany rozkazów i danych konfiguracyjnych ('Control Transfers')<sup>7</sup> oraz protokół nadawania ('In') i odbioru ('Out') danych w trybie transmisji masowej ('Bulk Transactions')<sup>8</sup>. Tryb ten wybrano ze względu na najbardziej rozbudowany mechanizm kontroli poprawności transmisji.



Rysunek 7: Protokoły nadawania i odbierania danych


<sup>6</sup>Universal Serial Bus Specification, rev. 2.0, s. 196

<sup>7</sup>Universal Serial Bus Specification, rev. 2.0, s. 225

<sup>8</sup>Universal Serial Bus Specification, rev. 2.0, s. 221

Na rysunku (7) przedstawiono schematycznie protokoły nadawania i odbierania danych. Wymianę danych rozpoczyna generowany przez komputer pakiet typu 'Token', o podtypie determinującym kierunek transmisji ('IN' dla danych nadawanych przez interfejs i 'OUT' dla odbieranych). Oprócz tej informacji, pakiet zawiera również siedmiobitowy adres urządzenia, z którym nawiązywana jest transmisja, oraz czterobitowy numer bufora z którym komputer chce się skomunikować. Przy transmisji skierowanej do interfejsu, komputer bezpośrednio po pakiecie 'Token' generuje pakiet typu 'Data' zawierający maksymalnie 64 bajty danych. W odpowiedzi interfejs wysyła pakiet potwierdzenia typu 'Handshake', albo informujący komputer o poprawnie (podtyp 'ACK') przeprowadzonym transferze danych, albo, w przypadku niemożności odebrania danych (bufor wyjściowy zapełniony), zawiadamiający o błędzie odbioru pakietu (podtyp 'NAK'). Wystąpienie przekłamania transmisji (niezgodność cyklicznego kodu nadmiarowego CRC) jest komunikowane poprzez brak jakiegokolwiek odpowiedzi na pakiet 'Data'.

Jeżeli komputer wywoła protokół nadawania danych poprzez pakiet typu 'Token IN', interfejs ma możliwość wysłania danych zgromadzonych w buforze wejściowym. W tym celu interfejs nadaje pakiet typu 'Data' bezpośrednio po odebraniu wezwaniu 'Token IN'. Komputer, po odebraniu danych, informuje interfejs o powodzeniu przebiegu transmisji za pomocą pakietu 'Handshake ACK'. Błąd, podobnie jak przy odbieraniu danych, sygnalizowane jest brakiem pakietu potwierdzenia 'Handshake'. W przypadku, gdy interfejs nie ma żadnych danych do wysłania, sygnalizuje to generując pakiet 'Handshake NAK' w miejsce pakietu 'Data'.



Rysunek 8: Protokół konfiguracyjny

Rysunek (8) przedstawia protokół konfiguracyjny. Jest on inicjowany poprzez wysłany z komputera pakiet 'Token SETUP' za którym podąża pakiet 'Data' zawierający rozkazy konfiguracyjne (m.in. kierunek dalszej fazy transmisji - rozkazów bądź ustawień ze strony komputera lub opisów interfejsu i jego konfiguracji do komputera). Analogicznie do transmisji danych, faza ta wymaga potwierdzenia odpowiednim pakietem 'Handshake'. W kolejnej fazie następuje wymiana danych konfiguracyjnych podlegająca strukturze transmisji danych. Protokół konfiguracyjny kończy pakiet 'Token' o kierunku transmisji (podtyp 'OUT' lub 'IN') przeciwnym do zadeklarowanego w rozkazie konfiguracyjnym na początku protokołu. Następnie komputer (przy fazie kończącej rozpoczętej przez 'Token OUT') lub interfejs (dla 'Token IN') generuje



tzw. 'Data Zero Length', czyli pakiet typu 'Data' zawierający bezpośrednio po nagłówku szesnastobitowy cykliczny kod nadmiarowy CRC16 (innymi słowy o zerowej długości bloku danych). Otrzymanie potwierdzenia 'Handshake ACK' oznacza zakończenie protokołu konfiguracyjnego.

Pakiety typu 'Data' są wyposażone w dodatkowy mechanizm zabezpieczający przed błędną retransmisją poprawnie odebranych danych. Sytuacja taka może nastąpić, gdy nadawca pakietu 'Data' nie odbierze wygenerowanego przez odbiorcę protokołu potwierdzenia 'Handshake ACK'. Wówczas odbiorca uważa pakiet danych za poprawny i przekazuje go do dalszych operacji, podczas gdy nadawca, nie otrzymując potwierdzenia, uzna transmisję za przerwana i wyśle ponownie pakiet 'Data', zawierający znów te same dane. Aby ustrzec się przed takim błędem, dane wysyłane są w pakietach o dwóch naprzemiennych podtypach - 'DATA0' i 'DATA1'. Odbiorca otrzymując dwa razy z rzędu ten sam podtyp pakietu 'Data' powinien potwierdzić jego otrzymanie ('Handshake ACK'), lecz dane w nim zawarte odrzucić. Wyjątkowymi sytuacjami są faza inicjacji protokołu konfiguracyjnego, gdzie rozkazy konfiguracyjne przesyłane są zawsze w pakiecie podtypu 'DATA0' oraz faza końcowa tego protokołu, gdzie 'Data Zero Length' jest zawsze podtypu 'DATA1'.

## 2.10 Enumeracja interfejsu USB

Enumeracją interfejsu nazywane są kolejne etapy konfiguracji wstępnej interfejsu następujące po jego podpięciu do magistrali USB<sup>9</sup>. Proces enumeracji można podzielić na cztery główne etapy opisane poniżej.

1. Interfejs wykrywa dołączenie do magistrali dzięki detekcji napięcia +5V, przechodząc w pierwszy stan enumeracji - zasilania. Za wykrywanie podłączenia urządzenia do magistrali USB odpowiedzialny jest zewnętrzny układ wykonawczy opisany w rozdziale 8;
2. Sygnał resetu magistrali, generowany przez komputer, powoduje przejście do ustawień domyślnych interfejsu (domyślny adres, opróżnienie buforów danych, itp.). Do czasu zakończenia czwartego etapu enumeracji, każdy sygnał resetu magistrali powoduje skasowanie ustawień i powrót interfejsu do stanu standardowego;
3. Interfejs poprzez protokół konfiguracyjny otrzymuje od komputera unikalny adres. Od tego momentu (stan zaadresowania) odpowiada tylko na pakiety kierowane pod otrzymany adres;
4. Po otrzymaniu opisu możliwych konfiguracji interfejsu komputer wybiera jedną z nich. Odebranie przez interfejs protokołu ustawiającego wybraną konfigurację oznacza zakończenie procesu enumeracji i przejście do stanu skonfigurowania.

---

<sup>9</sup>Universal Serial Bus Specification, rev. 2.0, s. 241




### 3 Projektowanie i Implementacja

Projekt układu został w całości opracowany na podstawie specyfikacji USB i zaimplementowany w układzie programowalnym (FPGA - Field Programmable Gate Array). Logikę działania projektowanego w ramach pracy interfejsu USB wykonano w programie ISE 10.1, udostępnionym przez firmę Xilinx. Schematy tworzone w tym programie zostały poddane syntezy logicznej, po czym załadowane fizycznie do układu FPGA. Symulacje działania tworzonego układu okazały się zbędne, gdyż wynik jego działania był bezpośrednio obserwowany w fizycznym układzie.

Układem FPGA, na którym zaimplementowano interfejs USB, jest XC3S400A (Spartan-3A) firmy Xilinx zamontowany na płytce testowej AES-SP3A-EVAL400-G (Xilinx Spartan-3A Evaluation Kit) firmy Avnet.

#### 3.1 Środowisko Programistyczne - Xilinx ISE 10.1

Xilinx ISE<sup>10</sup> jest zintegrowanym środowiskiem programistycznym służącym do przeprowadzania wszystkich etapów tworzenia projektu układu cyfrowego, aż do jego implementacji wewnątrz układu FPGA. Okno główne programu przedstawiono na rysunku (9).




Rysunek 9: Wygląd okna głównego programu ISE 10.1

Program umożliwia edycję plików projektu, sterowanie procesem syntezy logicznej, ustawianie parametrów użytkownika (takich jak wyprowadzenia fizyczne i stałe czasowe), sterowanie procesem implementacji i bezpośrednio zaprogramowanie układu FPGA, lub wygenerowanie

<sup>10</sup>[http://direct.xilinx.com/direct/ise10\\_tutorials/ise10tut.pdf](http://direct.xilinx.com/direct/ise10_tutorials/ise10tut.pdf), dokładny opis programu ISE 10.1

pliku konfiguracyjnego dla układu programowalnego.

W pracy, podczas tworzenia interfejsu USB, korzystano z opcji 'Generate Programming File' która powoduje utworzenie pliku konfiguracyjnego dla układu FPGA. Gotowy plik ładowano do pamięci układu programowalnego za pomocą dodatkowego programu (AvProg) dostarczonego przez producenta płytki testowej. Użycie dodatkowego programu umotywowane jest konstrukcją samej płytki, która posiada swój specjalny interfejs programujący.



Rysunek 10: Ustawienia wyprowadzeń układu FPGA


Bardzo ważnym etapem projektowym jest przypisanie sygnałów wejściowych i wyjściowych, występujących w projekcie, do konkretnych wyprowadzeń układu scalonego. Jest to fragment szerszego zagadnienia jakim jest ustawianie ograniczeń projektowych 'User Constraints'. Ustawienia te przechowywane są w pliku \*.ucf. Na rysunku (10) przedstawiono wygląd edytora do ustawiania wyprowadzeń układu FPGA. Możliwa jest także bezpośrednia edycja ustawień w pliku \*.ucf

Środowisko programistyczne Xilinx ISE 10.1, oprócz projektowania i edycji schematów ideowych, udostępnia także wiele narzędzi programistycznych, takich jak kompilatory dla języków Verilog i VHDL czy edytor diagramów stanów. W pracy przyjęto metodę projektową w formie edycji schematów ideowych, gdyż taka okazała się najwygodniejsza. Dzięki schematom ideowym wyjaśnienie działania projektowanego w ramach pracy interfejsu USB, jest najprostsze.

### 3.2 Płytką Testowa dla Xilinx Spartan-3A

Sam układ programowalny nie może działać bez współpracujących elementów zewnętrznych. Zostały one zamontowane razem z nim na płytce drukowanej, którą ze względu na przeznaczenie nazwano płytką testową. Układem FPGA pracującym w tym środowisku testowym jest XC3S400A (Spartan-3A) firmy Xilinx. Zdjęcie płytki testowej używanej podczas projektowania

interfejsu USB przedstawiono na rysunku (11).



Rysunek 11: Wygląd płytki testowej AES-SP3A-EVAL400-G (Xilinx Spartan-3A Evaluation Kit) używanej podczas projektowania

Na płycie testowej znajdują się podstawowe elementy umożliwiające utrzymanie napięcia zasilania na odpowiednim poziomie i zapewniające jego stabilność. Dzięki elementom dodatkowym, takim jak diody LED czy przyciski, możliwa jest prosta interakcja budowanego układu logicznego z użytkownikiem.

Ważnym elementem znajdującym się na płycie testowej jest generator zegarowy o częstotliwości  $16\text{MHz}$ . Niestety na potrzeby projektowanego interfejsu USB zastosowano zewnętrzny kwarcowy generator zegarowy, ponieważ ten dostępny na płycie nie posiada wystarczającej stabilności częstotliwości. Do komunikacji z układami zewnętrznymi przeznaczone jest specjalne złącze, do którego doprowadzone są bezpośrednio wyprowadzenia zewnętrzne układu FPGA.

Do programowania znajdującego się na płycie układu Spartan-3A przeznaczony jest specjalny interfejs programujący. Główną jego częścią jest konwerter (mostek) USB  $\rightarrow$  UART (RS-232), dzięki czemu programowanie jest szybkie i wygodne za pomocą programu dołączonego przez producenta płytki, firmę Avnet<sup>11</sup>. Płytką testową jest bardzo wygodna w użyciu, gdyż umożliwia przeprowadzenie testów na fizycznym układzie i zwalnia z konieczności symulacji.

<sup>11</sup><http://em.avnet.com/spartan3a-evl>, strona firmy Avnet z informacjami na temat płytki testowej

## 4 Transceiver USB, Opis ogólny

### 4.1 Wstęp

Transceiver jest sprzętową częścią interfejsu uniwersalnej magistrali szeregowej (USB). Jego zadaniem jest generowanie przebiegów zegarowych podczas nadawania sygnału do komputera oraz odzyskiwanie przebiegu zegarowego z przychodzących danych w przypadku odbioru transmisji z komputera. Bardzo ważnym zadaniem Transceiver'a jest wstępna obróbka przychodzących danych polegająca na odcinaniu sygnału synchronizacji (tak zwanej preambuły) w przypadku odbioru pakietu, oraz generacja tego sygnału podczas jego wysyłania. Kolejnym zadaniem części sprzętowej jest wykrywanie sygnałów końca transmisji gdy komputer nadaje, oraz generacja takiego sygnału gdy urządzenie kończy nadawanie. Dzięki wycinaniu i wstawianiu bitów synchronizacyjnych, tak zwanego Bit-Stuffing'u (dodatkowe zero w pakiecie danych nie będące jego częścią a konieczne do poprawnej synchronizacji przebiegu zegarowego) oraz wszystkich pozostałych wstępnych operacji, część logiczna całego interfejsu (tak zwany stos) dostaje "czysty" pakiet danych i zajmuje się jedynie analizą protokołu komunikacyjnego uniwersalnej magistrali szeregowej.

### 4.2 Działanie układu

Schemat blokowy Transceiver'a znajduje się na rysunku (12). W celu zwiększenia czytelności schematu zrezygnowano z połączeń przewodowych między blokami, w miejsce których wprowadzono specjalne nazewnictwo połączeń (linie o tych samych nazwach są ze sobą połączone).

Dwukierunkowy sygnał danych pochodzący z komputera (linie *RTx\_Dp* i *RTx\_Dm*) trafia na bufony IOB1 i IOB2, będące elementem pośredniczącym między logiką wewnętrzną a fizycznymi wyprowadzeniami układu scalonego. Bardzo ważnym zadaniem tych buforów jest połączenie ze sobą obwodów wejściowych odbiornika i obwodów wyjściowych nadajnika. Umożliwia to odczyt stanów logicznych z linii *RTx\_Dp* i *RTx\_Dm* gdy nadajnik jest wyłączony i ustawianie stanów logicznych na tych liniach podczas nadawania. Włączenie nadajnika następuje poprzez wystawienie stanu niskiego na wejściu sterującym buforów. Ponieważ część buforów odpowiedzialna za odczyt danych jest cały czas aktywna i podczas nadawania urządzenie odbierałoby swoją transmisję, wykorzystano sygnał sterujący buforów do dezaktywacji odbiornika (linia *Tx\_Dis*). Dodatkowo *Tx\_Dis* wyprowadzony jest na zewnątrz układu Transceiver'a w postaci sygnału *Ext\_Buf*, gdzie został użyty do sterowania zewnętrznego bufora, układu scalonego HCT244. Ponieważ zewnętrzny układ sprzętowy wymaga także zanegowanego sygnału sterującego, za pomocą inwertera *I0001* został on wyprowadzony jako *Ext\_Buf\_N*

Ważnym blokiem funkcjonalnym całego interfejsu USB jest układ odzyskiwania i generowania przebiegów zegarowych (**CLK\_Rcv\_Gen**). Zajmuje się on generacją zespołu przesuniętych w fazie sygnałów zegarowych wykorzystywanych w całym układzie Transceiver'a oraz stosie. Podczas transmisji w kierunku do urządzenia układ ten synchronizuje wewnętrzny zegar na każdej zmianie sygnału danych, zapewniając prawidłowy jego odczyt, bez przesunięć fazowych.

#### 4.2.1 Odbiornik

Odbiornik jest włączony gdy linia *Tx\_Dis* przyjmuje stan wysoki. Dane za pośrednictwem buforów IOB1 i IOB2 trafiają do bloku konwertera **Rx\_Cnv**, gdzie sygnał NRZI pochodzący z komputera zamieniany jest na zwykły sygnał logiczny (wyjście *Rx\_SSL*) oraz wykrywany





jest sygnał końca transmisji czego objawem jest stan wysoki na *Rx\_SE0*. Na podstawie tego sygnału, generowanego przez konwerter, kolejny blok funkcjonalny (**Rx\_Idle**) wystawia zbiór sygnałów sterujących interpretowanych dalej w logicznej części interfejsu (stosie). Do sygnałów tych należą między innymi: *BUS\_Idle* - informujący stos o braku jakiegokolwiek transmisji na liniach danych portu USB, *Dev\_Rst* - ustawiany kiedy zostanie wykryta konieczność zresetowania urządzenia oraz *Rx\_Start* - będący w stanie wysokim przez jeden cykl zegarowy, potrzebny do ustawienia warunków początkowych w logice stosu na początku każdej transmisji do urządzenia. Układ **Rx\_Idle** pełni jeszcze jedną ważną funkcję. Po przełączeniu odbiornika w stan wstrzymania (ustawieniu stanu wysokiego na *BUS\_Idle*), co dzieje się na końcu każdej transmisji, odbiornik ponownie włączany jest dopiero po wykryciu końca preambuły. Pozwala to bez trudu uchronić dalszą część układu przed niepotrzebnym już sygnałem synchronizacji.

Ostatnim blokiem odbiornika jest układ wycinania bitów synchronizacyjnych, tak zwanego Bit-Stuffing'u (**Rx\_BStf**). Monitoruje on cały czas dane na wyjściu *Rx\_SSL* konwertera i w przypadku wystąpienia pod rząd sześciu jedynek wystawia wysoki stan logiczny na wyjściu *Rx\_BStf* na jeden cykl zegara (sygnał ten wykorzystywany jest później do usuwania z danych dodatkowego zera, wysyłanego przez nadajnik po każdym sześciu jedynekach w celach synchronizacji nadajnika z odbiornikiem). W efekcie za pośrednictwem bramki logicznej G0001 tworzony jest sygnał zezwolenia na przepisywanie danych (*Rx\_ENA*), którego stan wysoki świadczy o właściwych danych na wyjściu *Rx\_Data* (*Rx\_SSL*). Inaczej mówiąc informacje z linii *Rx\_Data* są przepisywane do dalszej obróbki tylko wtedy gdy na *Rx\_ENA* jest stan wysoki. Taki mechanizm pozwala na wycinanie bitów synchronizacyjnych podczas właściwej transmisji i chroni przed odczytem samych "jedynek" podczas gdy nic nie jest wysyłane po magistrali i linie danych znajdującą się w stanie stabilnym.

#### 4.2.2 Nadajnik

Nadawanie rozpoczyna się w momencie wystawienia przez logikę sterującą (stos) sygnału wysokiego na linii *Tx\_Stack*. Za pośrednictwem układu generacji końca transmisji (**Tx\_EOP**) ustawiany jest stan niski na linii *Tx\_Dis*, co dezaktywuje odbiornik i umożliwia nadawanie przez włączenie wejść buforów IOB1 i IOB2 (Układ generacji końca transmisji mimo swojej nazwy zajmuje się dodatkowo wykrywaniem początku transmisji, chęci nadawania danych przez logikę stosu). W tym samym czasie blok **Tx\_PRE** rozpoczyna generację sygnału preambuły, która pojawia się na wyjściu *Tx\_SSL\_PRE*. Dodatkowo sygnał wysoki na linii *Tx\_PRE* informuje pozostałe układy nadajnika o tym, że preambuła jest właśnie generowana.

Drugim ważnym blokiem funkcjonalnym nadajnika jest układ wejściowy (**Tx\_In**). Jego zadaniem jest pobieranie kolejnych bitów danych z układu logiki sterującej (stosu). Dane do wysłania wystawiane są przez stos na linii *Tx\_Data* (pierwsza wartość wystawiana jest równocześnie z sygnałem *Tx\_Stack*) a następnie przepisywane na wyjście *Tx\_SSL* układu **Tx\_In** przy każdym zboczu narastającym przebiegu zegarowego. Wysoki stan logiczny na wyjściu *Tx\_ENA* informuje stos o konieczności wystawienia na linię *Tx\_Data* kolejnego bitu danych, na najbliższym zboczu narastającym sygnału zegarowego. Sygnał *Tx\_ENA* nie jest ustawiany w stan wysoki dopóki linia *Tx\_PRE* nie będzie w stanie niskim co mówi o końcu generowania preambuły.

Kolejnym blokiem nadajnika jest układ wstawiania bitów synchronizacyjnych, tak zwanego Bit-Stuffing'u (**Tx\_BStf**). Po odliczeniu sześciu kolejnych "jedynek" znajdujących się w sygnale *Tx\_SSL* układ ten wystawia stan wysoki na wyjściu *Tx\_BStf*. Zapewnia to ustawienie w układzie **Tx\_In** sygnału *Tx\_ENA* na poziom niski, a tym samym wstrzymuje na jeden cykl

zegarowy pobieranie kolejnych bitów danych ze stosu. W tym samym czasie linia *Tx\_SSL* jest ustawiana w stan niski, co generuje dodatkowe zero logiczne nie należące do danych ale wymagane do poprawnej synchronizacji nadajnika z odbiornikiem.


Ważnym blokiem w nadajniku jest układ konwertera (**Tx\_Cnv**). Zapewnia on zamianę zwykłego sygnału logicznego pochodzącego z *Tx\_In* lub *Tx\_PRE* na sygnał w standardzie NRZI używany przy transmisji na uniwersalnej magistrali szeregowej.

Ostatnim blokiem funkcjonalnym nadajnika jest układ generacji końca transmisji (**Tx\_EOP**). Po wystawieniu przez stos stanu wysokiego na linii *Tx\_Stack* (chęć nadawania), zostaje ustawiony stan niski na linii *Tx\_Dis* (sterowanie wewnętrznymi buforami dwukierunkowymi). Gdy sygnał na linii *Tx\_Stack* opada (koniec danych) układ **Tx\_EOP** wystawi stan wysoki na wyjściu *Tx\_SE0* trwający dwa cykle zegarowe. Na podstawie tego konwerter **Tx\_Cnv** ustawi dwie linie danych USB w stan niski co poinformuje komputer że urządzenie skończyło nadawać. Po powrocie sygnału *Tx\_SE0* do stanu niskiego zostanie jednocześnie odłączony układ nadajnika a włączony odbiornik

## 5 Opis działania bloków funkcjonalnych Transceiver'a

### 5.1 Blok odzyskiwania przebiegu zegarowego (CLK\_Rcv\_Gen)


Schemat ideowy **CLK\_Rcv\_Gen** przedstawiony jest na rysunku (13). Przebieg zegarowy o częstotliwości  $192MHz$  podawany jest na wejście *CLK\_IN*. Taką częstotliwość uzyskujemy dzięki pomnożeniu przebiegu wyjściowego z generatora kwarcowego ( $16MHz$ ) przez 12. Użycie specjalnego generatora kwarcowego okazało się konieczne ze względu na wymaganą dużą stabilność częstotliwości. Dalej sygnał o częstotliwości  $192MHz$  trafia na wejście zegarowe czterobitowego licznika binarnego C0101, dzielącego tę częstotliwość przez 16. Takie rozwiązanie umożliwia wygenerowanie zespołu przesuniętych w fazie przebiegów zegarowych o częstotliwości  $12MHz$ , z czego zbocze narastające sygnału *CLK\_8* wykorzystywane jest przez odbiornik do czytania danych dokładnie w połowie trwania stanu logicznego. Pozostałe dwa sygnały *CLK\_6* i *CLK\_10* to przebiegi tworzone przez dekodowanie stanu 6 i 10 licznika C0101 za pośrednictwem bramek logicznych G0102 i G0103. Ponieważ czas trwania poziomu wysokiego tych sygnałów to około  $5,2ns$ , w przeciwieństwie do *CLK\_8* trwającego ponad  $41ns$ , do ich wydłużenia zostały użyte przerzutniki F0103 oraz F0104. Wejścia danych tych przerzutników zostały na stałe podłączone do stanu wysokiego, natomiast ich wejścia zegarowe sterowane są zboczami narastającymi z bramek G0102 i G0103. Przerzutniki F0103 oraz F0104 resetowane są sygnałem przepięcia licznika C0101 za pomocą bramki logicznej G0104. Generowane przebiegi zegarowe widoczne są na rysunku (14).



Rysunek 13: Schemat ideowy bloku odzyskiwania przebiegu zegarowego


Dzięki takiemu rozwiązaniu zbocza narastające wszystkich przebiegów zegarowych (*CLK\_6*, *CLK\_8* i *CLK\_10*) pojawiają się z odpowiednim przesunięciem, a zbocza opadające wypadają dokładnie w jednym momencie (przepięcie licznika lub reset). W urządzeniu wykorzystywane są jedynie zbocza sygnałów zegarowych a nie ich poziomy, więc dla działania całego układu nie jest ważna taka konstrukcja przebiegów taktujących. Pozwala to uniknąć krótkich szpilek wprowadzających zakłócenia, a dodatkowo przebiegi zegarowe w takiej postaci okazały się pomocne i zostały wykorzystane w dalszych blokach funkcjonalnych urządzenia. Wszystkie przebiegi zegarowe są wzmacniane za pomocą globalnych buforów zegarowych B0101...B0103.





Rysunek 14: Wygląd generowanych przebiegów zegarowych

Licznik C0101, oprócz generowania przesuniętych w fazie przebiegów zegarowych pełni jeszcze ważniejszą rolę, a mianowicie zapewnia synchronizację sygnałów zegarowych z danymi podczas odbierania transmisji z komputera. Synchronizacja ta polega na resetowaniu licznika po każdej zmianie stanu logicznego na liniach danych. Za generowanie sygnału resetu dla licznika C0101 odpowiadają przerzutniki F0101 i F0102 oraz inwertery I0101...I0104 i bramka logiczna G0101. Do wejść danych obu przerzutników doprowadzony jest na stałe wysoki stan logiczny, natomiast do wejść *CE* (Count Enable) podłączony jest sygnał *Tx\_Dis*. Gdy nadajnik jest włączony (linia *Tx\_Dis* w stanie niskim) przerzutniki F0101 i F0102 są zablokowane a przebiegi zegarowe nie są synchronizowane z linią danych. Zapobiega to dostrajaniu się układu do własnych danych. W stanie stacjonarnym, gdy sygnał na linii *Rx\_NRZI* nie zmienia się, na wyjściu obu przerzutników panuje stan niski. Dzięki negatorom I0101 oraz I0103 na obu wejściach bramki G0101 występują stany wysokie a na jej wyjściu, będącym jednocześnie sygnałem resetu licznika C0101, panuje stan niski. C0101 nie jest kasowany i odlicza cykle po 16 impulsów generując potrzebne przebiegi zegarowe. Po wystąpieniu zbocza narastającego na linii *Rx\_NRZI* przerzutnik F0101 ustawi na swoim wyjściu stan wysoki. Po krótkiej chwili, będącej czasem propagacji inwerterów I0101 i I0102, przerzutnik F0101 zostanie zresetowany. Czas ten w zupełności wystarcza do wykrycia przez bramkę G0101 krótkiej szpilki stanu logicznego niskiego i wygenerowaniu sygnału resetu dla licznika C0101. Dodatkowo za pośrednictwem bramki G0104 resetowane są przerzutniki F0103 i F0104. Przerzutnik F0102 wraz z negatorami I0103, I0104 tworzą drugi taki sam obwód tylko działający na zboczu opadającym linii *Rx\_NRZI*.




Rysunek 15: Działanie synchronizacji przebiegów zegarowych

Synchronizacja przebiegu zegarowego z sygnałem danych przebiega w następujący sposób: Pierwsze zero (zmiana stanu logicznego na przeciwny) pochodzące z sygnału preambuły (na

początku transmisji) powoduje zresetowanie licznika C0101. Dalej, gdy częstotliwość nadawania sygnału danych ( $12MHz$ ) byłaby dokładnie równa częstotliwości odbiornika (w praktyce tak nigdy nie jest) to sygnał resetu licznika generowany przy każdej zmianie sygnału danych (zerze logicznym) wypadałby dokładnie w punkcie przepełnienia licznika, nie dając żadnego efektu. Gdy natomiast generator zegarowy odbiornika jest troszeczkę wolniejszy od częstotliwości zmian danych to licznik C0101 będzie wcześniej resetowany (przed wystąpieniem przepełnienia, na przykład po doliczeniu do 15). Zapobiega to nawarstwianiu się przesunięcia sygnału danych względem przebiegu zegarowego, w związku z nawet niewielką różnicą ich częstotliwości. Podobny efekt będzie gdy generator zegarowy odbiornika jest szybszy od częstotliwości zmian danych, z tym że licznik C0101 będzie później resetowany (po wystąpieniu przepełnienia, na przykład przy stanie 2). Zasada działania synchronizacji przebiegów zegarowych widoczna jest na rysunku (15).


## 5.2 Blok konwertera sygnałów NRZI na zwykły sygnał logiczny (Rx\_Cnv)

Blok konwertera, widoczny na rysunku (16), zajmuje się głównie zamianą danych wysyłanych przez komputer w standardzie NRZI na zwykły sygnał logiczny. Dodatkowo **Rx\_Cnv** wykrywa sygnał końca transmisji, będący specjalnym stanem na magistrali USB. Dane nadawane przez komputer różnicowo ( $Rx\_Dm = \overline{Rx\_Dp}$ , wyjątek stanowi sygnał końca transmisji) są zamieniane na pojedynczy sygnał w standardzie NRZI za pośrednictwem bramki logicznej G0201. Przerzutniki F0201 i F0202 tworzą dwubitowy rejestr przesuwany pracujący na zboczu narastającym sygnału zegarowego  $CLK\_8$ . Do tego rejestru wpisywane są dane z wyjścia bramki G0201. Stany logiczne z wyjść F0201 i F0202 są porównywane przez bramkę logiczną G0203.



Rysunek 16: Blok konwertera sygnałów NRZI na zwykły sygnał logiczny

Ponieważ przerzutniki przechowują zawsze dwa występujące po sobie stany logiczne, za pomocą bramki następuje dekodowanie (zamiana) sygnału NRZI do postaci standardowego sygnału logicznego. Zero logiczne reprezentowane jest w standardzie NRZI za pomocą zmiany stanu logicznego, natomiast jedynka przez brak zmiany stanu logicznego w dwóch bezpośrednio po sobie następujących taktach przebiegu zegarowego. Zwykły przebieg logiczny jest dostępny na wyjściu *Rx\_SSL*. Przebiegi czasowe widoczne są na rysunku (17).



Rysunek 17: Wygląd przebiegów czasowych konwertera

Na magistrali szeregowej, oprócz pojawiania się sekwencji danych, może także wystąpić sygnał SE0 objawiający się niskim stanem logicznym na dwóch liniach: *Rx\_Dp* i *Rx\_Dm*. Za wykrywanie tego stanu odpowiadają przerzutniki F0203 i F0204 oraz bramka logiczna G0202. Na każdym zboczu narastającym przebiegu *CLK\_8* stany logiczne z wejść *Rx\_Dp* i *Rx\_Dm* są zapamiętywane w przerzutnikach. Bramka logiczna G0202, po wykryciu na swoich wejściach dwóch stanów niskich, wystawia na swoim wyjściu stan wysoki (sygnał *Rx\_SE0*). Jest to znak dla pozostałych bloków, że wykryto specjalny stan na magistrali USB. Użycie przerzutników pamiętających stan linii *Rx\_Dp* i *Rx\_Dm* jest konieczne, ponieważ sama bramka logiczna może generować fałszywe szpilki na linii *Rx\_SE0*, wprowadzające w błąd pozostałe bloki logiczne.


Wszystkie przerzutniki pracujące w obrębie bloku konwertera są aktywne gdy na linii *Tx\_Dis* panuje stan wysoki (tylko wtedy gdy odbiornik jest włączony).

### 5.3 Blok wycinania bitów synchronizacyjnych (Rx\_BStf)

Blok **Rx\_BStf** widoczny na rysunku (18) zajmuje się usuwaniem bitów synchronizacyjnych (Bit Stuffing'u). Dodatkowych zer występujących w sygnale danych, a potrzebnych jedynie do synchronizacji układu generowania i odzyskiwania przebiegów zegarowych (**CLK\_Rcv\_Gen**). Sygnał taktujący *CLK\_10* trafia na wejście zegarowe czterobitowego licznika binarnego C0301. Wejście CE (Count Enable) tego licznika jest cały czas w stanie wysokim (jest podciągnięte do +3,3V), zatem licznik jest cały czas aktywny. Do asynchronicznego wejścia resetującego licznika C0301 doprowadzony jest za pomocą inwertera I0301 sygnał danych zwykłego sygnału logicznego (*Rx\_SSL*). Ponieważ licznik kasowany jest stanem wysokim na wejściu CLR, każde "zero" danych kasuje jego wartość. Gdy licznik doliczy do wartości 6 oznacza to, że odebrano kolejnych sześć "jedynek", a zatem zgodnie ze specyfikacją uniwersalnej magistrali szeregowej, następna wartość będzie "zerem" i nie będzie ona częścią danych. Stan 6 wystawiony na wyjściach licznika C0301 dekodowany jest za pomocą bramki G0301, która wystawia stan wysoki




W przypadku gdy na linii danych *Rx\_SSL* po wystąpieniu sześciu "jedynek" nie będzie niskiego stanu logicznego to zostanie zgłoszony błąd według zasady widocznej na rysunku (20).



Rysunek 20: Sposób wykrywania błędów Bit Stuffing'u

## 5.4 Blok monitorowania stanu transmisji (*Rx\_Idle*)


Blok monitorowania stanu transmisji widoczny na rysunku (21) zajmuje się między innymi wycinianiem sygnału synchronizacyjnego (tak zwanej preambuły), generacją sygnału startu *Rx\_Start* i wstrzymania *Bus\_Idle* a także wykrywaniem stanu resetu na magistrali USB. Na początku wszystkie przerzutniki F0401 - F0403 znajdują się w stanie niskim. Ich wejścia danych zostały na stałe podłączone do wysokiego stanu logicznego.



Rysunek 21: Schemat ideowy bloku monitorowania stanu transmisji

Bezpośrednio po podłączeniu urządzenia do portu USB, komputer wystawia na magistrali sygnał resetu<sup>12</sup>, który polega na utrzymaniu sygnału SE0 (obie linie danych w stanie niskim) przez czas co najmniej 10ms. Za wykrycie tego stanu odpowiada czterobitowy licznik binarny C0401 oraz negator I0401. Po zliczeniu 15 cykli zegarowych w których linia *Rx\_SE0* (oznaczająca wykryty sygnał SE0) utrzymuje stan wysoki, zostanie ustawiony wysoki stan logiczny na wyjściu *Dev\_Rst* aż do końca trwania sygnału *Rx\_SE0*. *Dev\_Rst* posłuży w logice stosu to ustawienia stanów początkowych w rejestrach urządzenia. Licznik C0401 jest kasowany stanem niskim na linii *Rx\_SE0* a więc reset urządzenia zostanie wykryty tylko na początku po włączeniu do portu USB (Żadna inna sytuacja na magistrali nie ustawia na tak długi czas sygnału SE0). W celu zapewnienia jednorazowego sygnału *Dev\_Rst* (licznik C0401 jest w stanie przepełnić się wielokrotnie w czasie trwania sygnału SE0 zaraz po podłączeniu urządzenia do magistrali) został użyty inwerter I0402. Na początku na wyjściu tego inwertera panuje stan wysoki (ponieważ licznik ma wszystkie wyjścia w stanie niskim), który jest jednocześnie sygnałem CE licznika C0401 umożliwiając zliczenie kolejnych taktów zegara. Po wystąpieniu stanu wysokiego na linii *Dev\_Rst* negator I0402 wystawi stan niski na wejściu CE licznika C0401, uniemożliwiając tym samym wystąpienia kolejnego sygnału *Dev\_Rst* aż do momentu stanu niskiego na *Rx\_SE0*

Pojawiające się, zaraz po włączeniu urządzenia, narastające zbocze na linii *Rx\_SE0* ustawi stan wysoki na wyjściu przerzutnika F0401. Wyjście to stanowi jednocześnie linię *Bus\_Idle*, która razem z informacją pochodzącą z bloku **Rx\_BStf** stanowi sygnał informujący stos kiedy ma odczytywać dane z układu Transceiver'a. Wysoki stan logiczny na linii *Bus\_Idle* oznacza że odbierane dane są preambułą lub magistrala USB nie jest używana i jest na niej ustawiony stabilny stan logiczny. Odpowiada to ciąglemu stanowi wysokiemu na linii danych (*Rx\_SSL*). Gdy sygnał *Rx\_SE0* powróci do stanu niskiego bramka G0401 mając na swoich wyjściach stan wysoki z przerzutnika F0401 i stan niski z *Rx\_SE0* ustawi stan wysoki na wejściu CE przerzutnika F0402. Na jego wejście zegarowe podawane są dane w postaci zwykłego sygnału logicznego (*Rx\_SSL*). Jak już wcześniej wspomniano linia *Rx\_SSL* jest cały czas w stanie wysokim gdy nie są przesyłane dane po magistrali USB, natomiast na początku preambuły linia ta przechodzi w stan niski. Ponieważ przerzutnik F0402 przepisuje stan logiczny na narastającym zboczu swojego sygnału zegarowego, narastające napięcie na linii *Rx\_SSL* (pojawiające się na końcu preambuły, która jest sygnałem postaci siedmiu "zer" logicznych zakończonych "jedynek") ustawi stan wysoki na wyjściu F0402, będącym jednocześnie sygnałem zezwalającym CE kolejnego przerzutnika (F0403) i sygnałem *Rx\_Start*.



Rysunek 22: Przebiegi generowane na początku każdej transmisji


Wejście zegarowe F0403 podłączone jest do przebiegu taktującego *CLK\_8*, co w efekcie spr-

<sup>12</sup>Universal Serial Bus Specification, rev. 2.0, s. 153

wi że na kolejnym zboczach  $CLK_8$ , na wyjściu F0403 zostanie wygenerowana szpilka napięcia. Czas trwania tego impulsu jest uzależniony od czasu propagacji przerzutnika F0403 oraz bramki G0402. Po jego pojawieniu się przerzutnik F0401 zostanie zresetowany i ustawi niski stan na linii  $Bus\_Idle$  umożliwiając tym samym odczyt danych przez logikę stosu. Bramka G0402 jest odpowiedzialna za resetowanie przerzutników F0402 i F0403 zarówno szpilką napięcia z wyjścia F0403 jak i stanem wysokim na linii  $Rx\_SE0$ . Pozwala to uniknąć przypadkowych stanów logicznych zapamiętanych w przerzutnikach gdy urządzenie nie jest podłączone do magistrali a stany na liniach danych są nieokreślone (wejścia danych D+ i D- "wiszą" w powietrzu). Przebiegi występujące na początku każdej transmisji zostały przedstawione na rysunku (22)

Przerzutnik F0402 działa na zboczach narastającym pojawiającym się na ostatnim bicie preambuły. Wtedy też sygnał  $Rx\_Start$  ustawiany jest w stan wysoki i trwa aż do pojawienia się pierwszego bitu danych. Jest to spowodowane tym, że dane odczytywane są przez blok konwertera ( $Rx\_Cnv$ ) na zboczach narastającym tego samego przebiegu zegarowego ( $CLK_8$ ). Zanim logika generująca sygnał  $Rx\_SSL$  zadziała, wystawiając wysoki stan logiczny na tym wyjściu, sygnał zegarowy  $CLK_8$  będzie już w stanie wysokim i nie spowoduje przełączenia przerzutnika F0403. Przełączenie będzie możliwe dopiero na następnym zboczach narastającym przebiegu zegarowego.

Na rysunku (23) przedstawiono sposób generacji sygnału  $Bus\_Idle$  na końcu odbierania pakietu danych z komputera.




Rysunek 23: Tworzenie sygnału  $Bus\_Idle$  na końcu transmisji

## 5.5 Układ wejściowy nadajnika (Tx\_In)


Blok wejściowy nadajnika widoczny jest na rysunku (24). Pośredniczy on między logiką stosu a obwodami nadajnika. Dodatkowo blok ten pełni rolę modułu wykonawczego dla układu wstawiania bitów synchronizacyjnych ( $Tx\_BStf$ ). Po uruchomieniu nadajnika (punkt 4.2.2) stos wystawia pierwszy bit danych na wejście przerzutnika F0801 (sygnał  $Tx\_Data$ ), wartość ta będzie przepisywana na jego wyjście na każdym zboczach narastającym przebiegu zegarowego  $CLK_8$  pod warunkiem, że na R (synchroniczny reset) przerzutnika F0801 występuje niski stan logiczny. W przeciwnym wypadku (gdy  $R = 1$ ) wyjście przerzutnika będzie cały czas w stanie niskim niezależnie od sygnału danych. Za generację sygnału resetu dla F0801 odpowiada bramka logiczna G0801. Na jej wejścia podawane są sygnały  $Tx\_PRE$  i  $Tx\_BStf$ . Linia  $Tx\_PRE$  jest ustawiana w stan wysoki podczas nadawania preambuły, natomiast linia  $Tx\_BStf$  przyjmuje wysoki stan logiczny gdy na linii  $Tx\_SSL$  zostało zliczonych kolejno sześć "jedynek" logicznych. Dzięki bramce G0801 sterującej wejściem resetu przerzutnika F0801 blokowany jest przepływ danych na czas nadawania preambuły i podczas konieczności wstawiania bitów synchronizacyjnych.





Rysunek 24: Schemat ideowy układu wejściowego nadajnika

Aby w czasie tych czynności kolejne bity danych nie były wystawiane przez stos, jego bufor wyjściowy uaktywniany jest sygnałem  $Tx\_ENA$  uzyskiwanym z zanegowanego sygnału resetu przerzutnika F0801 za pomocą inwertera I0801. Podczas trwania preambuły (wysoki stan na  $Tx\_PRE$ ) lub podczas wstawiania bitów synchronizacyjnych (wysoki stan na  $Tx\_BStf$ ) zostanie wystawiony stan niski na linii  $Tx\_ENA$ . Podsumowując sygnał  $Tx\_ENA$  stanowi informację o tym że poprzednia dana została wysłana i należy wystawić kolejny bit na wejście  $Tx\_Data$  na najbliższym zboczach przebiegu zegarowego. Na rysunku (25) przedstawiono przebiegi sygnałów logicznych obecnych w układzie wejściowym nadajnika. Przedstawiają one zachowanie układu podczas wstawiania bitów synchronizacyjnych i generowania preambuły.




Rysunek 25: Sygnały logiczne obecne w układzie wejściowym nadajnika

## 5.6 Blok wstawiania bitów synchronizacyjnych ( $Tx\_BStf$ )

Układ wstawiania bitów synchronizacyjnych (Bit Stuffing'u) przedstawiony jest na rysunku (26). Jego zadaniem jest monitorowanie danych wysyłanych na magistralę USB i po wykryciu sześciu "jedynek" logicznych dalszy odczyt danych ze stosu jest wstrzymany na jeden takt przebiegu zegarowego umożliwiając wysłanie zera synchronizacyjnego.


Do wejścia zegarowego C0601 podłączony jest sygnał zegarowy  $CLK\_10$ . Wejście CE licznika podłączone jest na stałe do wysokiego stanu logicznego a zatem będzie on zwiększał wartość liczbowa na wyjściu na każdym zboczach narastającym sygnału  $CLK\_10$  pod warunkiem, że na jego wejściu resetu CLR będzie stan niski. Wejście CLR licznika C0601 ustawiane jest za pomocą inwertera I0601 na którego podawany jest sygnał danych  $Tx\_SSL$ . W efekcie każde zero





Rysunek 26: Schemat ideowy bloku wstawiania Bit Stuffing'u

logiczne z sygnału danych powoduje reset licznika a zatem gdy bramka G0601 wykryje na swoich wejściach wysokie stany logiczne (co nastąpi po zliczeniu sześciu "jedynek") wystawi sygnał wysoki na wejście przerzutnika F0601. Ponieważ wejście zegarowe tego przerzutnika podłączone jest do sygnału zegarowego *CLK\_6* (występującego wcześniej niż *CLK\_10*) przerzutnik F0601 przepisze stan wysoki na swoje wyjście dopiero w następnym cyklu zegarowym. Wygenerowany tym sposobem sygnał *Tx\_BStf* niesie informacje dla bloku **Tx\_IN** o konieczności zablokowania pobierania danych na jeden cykl zegarowy i wystawieniu zera logicznego na linię danych. W następnym cyklu zegarowym linia *Tx\_BStf* powróci do stanu niskiego ponieważ licznik C0601 zostanie zresetowany wstawionym zerem synchronizacyjnym a bramka G0601 wystawi stan niski na swoim wyjściu. Przebiegi generowane w tym bloku widoczne są na rysunku (27).




Rysunek 27: Działanie bloku wstawiania Bit Stuffing'u

## 5.7 Blok generacji preambuły (**Tx\_PRE**)


Blok generacji preambuły, widoczny na rysunku (28), ma za zadanie rozpocząć nadawanie bajtu synchronizacji po wykryciu stanu wysokiego na linii *Tx\_Stack*. Na początku przerzutnik F0701 i licznik C0701 są zresetowane, a zatem zero logiczne z wyjścia F0701 za pośrednictwem inwertera I0701 ustawia stan wysoki na linii *Tx\_PRE* i wejściu bramki logicznej G0701. Sygnał *Tx\_PRE* wykorzystywany jest w multiplekserze bloku konwertera **Tx\_Cnv** do wyboru czy mają być nadawane bity preambuły czy bity danych.

Gdy stos rozpoczyna nadawanie ustawiając stan wysoki na linii *Tx\_Stack*, za pośrednictwem bramki G0701 zostanie ustawiony stan wysoki na wejściu CE (Count Enable) licznika binarnego



Rysunek 28: Schemat ideowy bloku generacji preambuły


C0701. Kolejne zbocza narastające sygnału *CLK\_8* będą zwiększały wartość na wyjściu licznika i gdy wystąpi wysoki stan logiczny na wyjściu Q3 (który jest jednocześnie sygnałem danych preambuły *Tx\_SSL\_PRE*) zostanie odblokowany przerzutnik F0701. Ponieważ wejście zegarowe tego przerzutnika sterowane jest sygnałem *CLK\_6*, przychodzącym wcześniej niż *CLK\_8*, na wyjście przerzutnika (w następnym cyklu zegarowym) zostanie wpisany stan wysoki, który zresetuje C0701 i za pośrednictwem inwertera I0701 ustawi stan niski na linii *Tx\_PRE* (koniec preambuły) oraz bramce G0701. Stan niski na wyjściu bramki G0701 zablokuje licznik C0701. Po wystąpieniu stanu wysokiego na *Tx\_SE0* (koniec transmisji) na najbliższym zboczach zegarowym *CLK\_6* przerzutnik F0701 wystawi stan niski na swoim wyjściu zapewniając powrót układu do warunków początkowych (oczekiwanie na wysyłanie kolejnego pakietu)



Rysunek 29: Przebiegi w bloku generacji preambuły

W efekcie za pomocą C0701 wystawiony zostanie sygnał preambuły składający się z siedmiu "zer" zakończonych "jedynek" logiczną, po czym zostanie wystawione zezwolenie na wysyłanie






Rysunek 31: Przebiegi logiczne bloku generacji sygnału końca transmisji

pośrednictwem inwertera I0901 spowoduje pojawienie się stanu niskiego na linii *Tx\_Dis* i uruchomienie nadajnika. Sygnał *Tx\_Dis* zostanie ustawiony w stan wysoki dopiero po zakończeniu nadawania sygnału końca transmisji. Widok przebiegów logicznych na początku i końcu fazy nadawania sygnału przedstawia rysunek (31)

### 5.9 Blok konwertera zwykłego sygnału logicznego na NRZI (*Tx\_Cnv*)


Blok konwertera sygnałów, którego schemat znajduje się na rysunku (32) ma za zadanie zamieniać sygnał logiczny pochodzący z bloku preambuły lub ze stosu, na różnicowy sygnał w standardzie NRZI. Bramki G0502, G0503 i G0504 tworzą multiplekser z negacją sygnału na wyjściu, sterowany stanem logicznym na linii *Tx\_PRE*.



Rysunek 32: Schemat ideowy bloku konwertera zwykłego sygnału logicznego na NRZI

Wysoki stan logiczny na  $Tx\_PRE$  umożliwia przekaz sygnału z bloku preambuły na wyjście bramki G0504, natomiast stan niski na  $Tx\_PRE$  umożliwia transmisję sygnału danych na wyjście G0504. Sygnał z tej bramki logicznej podawany jest na wejścia CE przerzutników F0501 i F0502 natomiast na ich wejścia zegarowe podawany jest przebieg zegarowy  $CLK\_10$ . Inwertery I0502 oraz I0503 umożliwiają zmianę stanów logicznych w przerzutnikach na przeciwne po wystąpieniu narastającego zbocza zegarowego na  $CLK\_10$  o ile ich sygnały CE są w stanie wysokim.

W stanie stacjonarnym, linie  $Tx\_Stack$  i  $Tx\_SE0$  są w stanie niskim. Za pośrednictwem inwertera I0501 przerzutnik F0501 zostanie ustawiony w stan wysoki, natomiast F0502 dodatkowo za pomocą bramki G0501 zostanie ustawiony w stan niski. Podczas transmisji danych, kiedy linia  $Tx\_Stack$  jest w stanie wysokim, a linia  $Tx\_SE0$  jest w stanie niskim, wyjścia przerzutników zależą tylko od danych wystawianych na wyjściu bramki G0504. Jedynka logiczna na zanegowanym wyjściu bramki G0504 powoduje wystawienie stanu niskiego na wejściach CE przerzutników F0501 i F0502 a tym samym zablokowanie zmiany sygnału na przeciwny na następnym zboczu narastającym sygnału zegarowego (jedynka logiczna w standardzie NRZI). Natomiast zero logiczne wywoła zmianę stanu wyjść przerzutników na przeciwne (zero logiczne w standardzie NRZI). Gdy stos zakończy nadawanie i linia  $Tx\_Stack$  przyjmie wartość 0 zostanie ustawiony stan wysoki na linii  $Tx\_SE0$ . W efekcie przerzutnik F0501 zostanie zresetowany podobnie jak (za pośrednictwem G0501) F0502 a na liniach  $Tx\_Dp$  i  $Tx\_Dm$  pojawią się niskie stany logiczne na czas trwania sygnału  $Tx\_SE0$ . Po tym fakcie układ konwertera powróci do stanu początkowego oczekując na kolejną transmisję. Na rysunku (33) przedstawiono przebiegi logiczne układu konwertera podczas nadawania danych i sygnału końca transmisji.



Rysunek 33: Działanie bloku konwertera zwykłego sygnału logicznego na NRZI

## 6 Stos USB, opis ogólny


### 6.1 Wstęp

Zadaniem stosu jest interpretacja oraz generacja pakietów odbieranych i nadawanych poprzez uniwersalną magistralę szeregową USB. Dzięki rozpoznawaniu protokołów USB stos umożliwia zewnętrznemu urządzeniu wymianę danych z komputerem. Dodatkową, choć konieczną i dość rozbudowaną, funkcją pełnioną przez stos jest wstępna konfiguracja umożliwiająca komputerowi poprawne rozpoznanie i obsługę interfejsu. Analiza protokołów wykonywana przez stos polega na rozpoznaniu typu odbieranego pakietu, sprawdzeniu zgodności adresu interfejsu z adresem zawartym w pakiecie (oprócz pakietów danych) oraz kontroli poprawności cyklicznego kodu nadmiarowego CRC. Dalsze działania podejmowane przez stos, takie jak transmisja danych do/z urządzenia zewnętrznego, obsługa konfiguracji interfejsu, są uzależnione od treści generowanych przez komputer pakietów typu 'Token', pełniących niejako rolę rozkazów sterujących transmisją. Stos pełni rolę pośrednika pomiędzy urządzeniem zewnętrznym, wydostając bądź obudowując przesyłane dane w odpowiednią strukturę protokołów, a częścią sprzętową (Transceiver), która nadaje bądź odbiera dowolne pakiety bez analizy ich treści.

### 6.2 Schemat blokowy stosu USB

Na rysunku (34) przedstawiono schemat blokowy stosu. Sygnały wejściowe i wyjściowe układu można podzielić na dwie grupy - służące komunikacji z Transceiver-em (sygnały informujące o stanie transmisji i interfejsu - *Dev\_Rst*, *Dev\_Pow*, *Bus\_Idle*, *BStf\_Err*, *Rx\_Ena*, *Rx\_Start*, *Tx\_ENA*, *Tx\_Stack*, sygnały zegarowe *CLK\_6*, *CLK\_8*, *CLK\_10* oraz linie danych *Rx\_Data*, *Tx\_Data*), a także sygnały umożliwiające komunikację z urządzeniem zewnętrznym (sterujące *In\_Write*, *In\_Ena*, *Out\_Ena*, zegarowe *In\_CLK*, *Out\_CLK* oraz magistrale danych *Data\_In(7:0)*, *Data\_Out(7:0)*).

Dane odbierane przez Transceiver są przesyłane w pierwszej kolejności do bloku zajmującego się analizą nagłówka pakietu **St\_PID**. Blok ten odcina pierwszy bajt pakietu zawierający nagłówek, zaś pozostała część pakietu zostaje równolegle przesłana do bloku sprawdzającego adres **St\_Addr**, bloku kontrolującego poprawność cyklicznego kodu nadmiarowego (zwanego inaczej sumą kontrolną) **St\_RxCRC** i, jeżeli pakiet zawiera dane, do bufora wyjściowego znajdującego się w bloku **St\_Buff** lub do bloku interpretującego rozkazy konfiguracyjne **St\_Brqst**. Konstrukcja pakietu przeznaczonego do nadania rozpoczyna się od generacji odpowiedniego nagłówka w bloku **St\_Tx**. Następnie do nagłówka, poprzez blok **St\_TxMux** zajmujący się składaniem części pakietu w całość, dołączone zostają dane z bufora wejściowego interfejsu (**St\_Buff**) bądź, w fazie konfiguracji, odpowiednie deskryptory z bloku **St\_DConf**. Równolegle dane te zostają przesłane do bloku obliczającego cykliczny kod nadmiarowy **St\_TxCRC**, który jest następnie dołączany na końcu konstruowanego pakietu. Blok **St\_Enum** przechowuje informację o postępie wstępnej konfiguracji interfejsu (tzw. enumeracji USB). Zarząd nad całością działań podejmowanych przez stos pełni maszyna stanów skończonych **St\_FSM**. Dokładny opis działania poszczególnych bloków zamieszczono w rozdziale 7




Rysunek 34: Schemat blokowy Stosu USB (Stack)

## 7 Opis działania bloków funkcjonalnych stosu USB

### 7.1 Blok kontroli poprawności i typu nagłówka pakietu (St\_PID)

Na rysunku (35) przedstawiono schemat ideowy bloku zajmującego się identyfikacją typu pakietu na podstawie zajmującego pierwsze 8 bitów nagłówka (PID). Sygnał *Rx\_Start*, generowany przez Transceiver w chwili zakończenia odbioru preambuły, zeruje licznik C2107 i rejestr przesuwany S2108 przygotowując je do odbioru nowego pakietu. Równocześnie z resetem licznika C2107 w stan niski przechodzi linia *PID\_End* informująca o zakończeniu odbioru nagłówka. Sygnał wysoki na linii *Rx\_ENA*, oznaczający zezwolenie ze strony Transceiver-a na przepisywanie odbieranych danych, poprzez bramkę G2101 i stan niski linii *PID\_End*, zezwala licznikowi C2107 na zliczanie zboczy narastających sygnału zegarowego *CLK\_10*, zaś rejestrowi S2108 na wpisywanie na nich kolejnych bitów pakietu z linii *Rx\_Data*. Po odebraniu 8 bitów na wyjściu *Q3* licznika C2107 (linia *PID\_End*) pojawia się stan wysoki blokując dalszą pracę licznika i rejestru przesuwanego. Równocześnie stan ten, poprzez bramkę G2106, umożliwia zadziałanie dekodery D2109 i D2110, pod warunkiem pozytywnego wyniku kontroli poprawności odebranego nagłówka przeprowadzanej za pomocą bramek G2102-2105.



Rysunek 35: Schemat ideowy bloku kontroli poprawności i typu nagłówka pakietu (St\_PID).

Ponieważ rodzaj obliczanego cyklicznego kodu nadmiarowego (CRC5 lub CRC16) determinuje typ pakietu zawarty w nagłówku, musi być on wyposażony w niezależny od kodu CRC mechanizm kontroli. Rzeczywistą informację o jednym z szesnastu typów pakietów zawierają, w zupełności do tego wystarczające, pierwsze (młodsze) cztery bity nagłówka, zaś pozostałe, starsze cztery bity stanowią ich negację (np. 'Token OUT' w notacji MSB→LSB: 1110-0001). Stąd też do kontroli poprawności wykorzystano bramki XOR porównujące ze sobą odpowiednie bity nagłówka (odpowiednio - zerowy z czwartym, pierwszy z piątym, itd.). Jeżeli odpowiadające sobie bity są różne, co może nastąpić tylko w takim przypadku, gdy jeden stanowi negację



drugiego, wynikiem wykonanej na nich operacji logicznej XOR będzie jedynka. W przypadku błędu transmisji, jeden z bitów będzie równy swojemu odpowiednikowi, co spowoduje wystawienie stanu niskiego na odpowiadającej im bramce XOR. Jeżeli bajt nagłówka został odebrany poprawnie, wyjścia wszystkich bramek G2102-2105 znajdują się w stanie wysokim, co w połączeniu z logiczną jedynką na linii *PID\_End* powoduje wystawienie przez bramkę G2106 sygnału umożliwiającego pracę dekodrom D2109 i D2110.

W tabeli 1 przedstawiono tablicę prawdy dekodera typu "2 do 4". Zastosowanie dwóch dekodów dwubitowych wynika z wprowadzonego przez specyfikację podziału rodzajów nagłówków na cztery główne typy (PID Type), każdy zawierający cztery podtypy (PID Name)<sup>13</sup>. Dzięki takiemu rozwiązaniu zmniejszona została ilość sygnałów wyjściowych układu służących identyfikacji rodzaju pakietu przez maszynę stanów **St.FSM**.

Wejścia			Wyjścia			
A1	A0	E	D3	D2	D1	D0
X	X	0	0	0	0	0
0	0	1	0	0	0	1
0	1	1	0	0	1	0
1	0	1	0	1	0	0
1	1	1	1	0	0	0

Tabela 1: Tabela prawdy dekodera "2 do 4".

Informację o typie nagłówka zawierają dwa najmłodsze bity (PID0 i PID1), podczas gdy podtyp zawarty jest w dwóch kolejnych bitach PID2 i PID3. Ponieważ każdy bajt przesyłany jest przez magistralę USB w kolejności od najmłodszego do najstarszego bitu, tak więc PID0 i PID1 odpowiadają liniom *PID\_Byte(7)* i *PID\_Byte(6)* magistrali *PID\_Byte(7:0)* stanowiącej wyjście rejestru przesuwającego S2108. W zależności od kombinacji wartości bitów PID0 i PID1 dekodery D2109 i D2110 ustawia w stan wysoki jedną z linii magistrali *PID\_Type(3:0)*. Znaczenie poszczególnych kombinacji przedstawiono w tabeli 2. Czcionką pochyłą oznaczono typy nie wykorzystywane w trybie Full-Speed.

<i>PID_Byte(6)</i>	<i>PID_Byte(7)</i>	<i>PID_Type(i)</i>				Typ pakietu (PID Type)
PID1	PID0	3	2	1	0	
0	0	0	0	0	1	<i>Special</i>
0	1	0	0	1	0	Token
1	0	0	1	0	0	Handshake
1	1	1	0	0	0	Data

Tabela 2: Działanie dekodera D2109 (PID Type).

Wartości bitów PID2 i PID3 (sygnały *PID\_Byte(5)* i *PID\_Byte(4)*) są dekodowane przez dekodery D2110, w wyniku czego w stan wysoki zostaje ustawiona jedna z linii magistrali *PID\_Name(7:0)*.

<sup>13</sup>Universal Serial Bus Specification, rev. 2.0, Tabela 8-1, s. 196

Analogicznie jw. znaczenie poszczególnych sygnałów przedstawiono w tabeli 3 z wyszczególnieniem nieużywanych podtypów. Pominięto nie używany w transmisji typ 'Special'. Ponieważ szesnastobitowy cykliczny kod nadmiarowy CRC16 zawierają jedynie pakiety typu 'Data' (pozostałe zawierają pięciobitowe CRC5, bądź, jak 'Handshake', nie posiadają kodu CRC), do identyfikacji typu obliczanego w dalszej kolejności kodu użyto linii  $PID\_Type(3)$  wyprowadzonej z bloku pod nazwą  $CRC\_Type$ . Stan wysoki tej linii, oznaczający odbiór pakietu typu 'Data', informuje blok **St\_RxCRC** o konieczności obliczania kodu szesnastobitowego, stan niski zaś - pięciobitowego.

Typ pakietu						Token	Handshake	Data
$PID\_Byte(4)$	$PID\_Byte(5)$	$PID\_Name(i)$				Podtyp pakietu		
PID3	PID2	3	2	1	0	(PID Name)		
0	0	0	0	0	1	OUT	ACK	DATA0
0	1	0	0	1	0	<i>SOF</i>	<i>NYET</i>	<i>DATA2</i>
1	0	0	1	0	0	IN	NAK	DATA1
1	1	1	0	0	0	SETUP	<i>STALL</i>	<i>MDATA</i>

Tabela 3: Działanie dekodera D2110 (PID Name).


## 7.2 Blok obliczania sumy kontrolnej CRC pakietów odbieranych (St\_RxCRC)

Rysunek (36) przedstawia blok obliczający i kontrolujący poprawność cyklicznego kodu nadmiarowego CRC. Dodatkowym zadaniem bloku jest usunięcie znajdującego się na końcu danych kodu oraz konwersja danych przychodzących w postaci transmisji szeregowej na ośmiobitową transmisję równoległą.

Elementem przechowującym aktualny wynik obliczeń kodu jest szesnastobitowy rejestr przesuwany S2214 z możliwością równoległego zapisu wszystkich komórek rejestru jednocześnie. Jeżeli na wejściu  $CE$  rejestru występuje stan wysoki a na  $L$  niski, rejestr działa w sposób klasyczny, przesuując zawartość na zboczu narastającym sygnału zegarowego  $C$  i wpisując w miejsce najmłodszego bitu stan wejścia  $SLI$ . W przypadku gdy wejście  $L$  znajduje się w stanie wysokim (niezależnie od stanu wejścia  $CE$ ), na zboczu zegara cała zawartość rejestru zostaje zastąpiona przez wartości podane na wejście  $D[15:0]$ .

Zgodnie z algorytmem obliczania kodu zawartym w specyfikacji<sup>14</sup>, pierwszą czynnością jest ustawienie wszystkich bitów rejestru S2214 w stan wysoki. Logiczna jedynek na linii  $Rx\_Start$  umożliwia przerzutnikowi F2208 ustawienie linii  $CRCR\_Reset$  w stan wysoki na pierwszym zboczu zegara  $CLK\_8$ . W wyniku tego blok **CRC\_Div** ustawia wszystkie linie wyjściowej magistrali  $CRC\_SrL(15:0)$  w stan wysoki (blok ten stanowi wyjątek - ze względu na czytelność połączeń wejściową magistralę  $CRC\_SrQ(15:0)$  umieszczono po prawej, a wyjściową po lewej stronie symbolu). Stan wysoki na linii  $CRCR\_Reset$  poprzez bramkę G2203 ustawia logiczną jedynekę na wejściu  $L$  rejestru, co oznacza zezwolenie na wpisanie do rejestru wartości ustawionych na magistrali  $CRC\_SrL(15:0)$ . Następuje to na zboczu sygnału zegarowego  $CLK\_10$ , które

<sup>14</sup>Universal Serial Bus Specification, rev. 2.0, s. 198




Rysunek 36: Schemat ideowy bloku obliczania CRC pakietów odebranych (**St\_RxCRC**).

równocześnie powoduje ustawienie wyjścia  $Q$  przerzutnika F2209 w stan wysoki, a, co za tym idzie, zresetowanie obu przerzutników i powrót linii  $CRCR\_Reset$  do stanu niskiego.

Po zakończeniu odbioru nagłówka przez blok **St\_PID** sygnał  $PID\_End$  przechodzi w stan wysoki. Występująca równocześnie na linii  $Rx\_ENA$  logiczna jedynka (zezwolenie na przepisywanie danych z Transceiver-a) ustawia przez bramkę G2201 stan wysoki na linii  $CRC\_CE$  umożliwiając pracę rejestru S2214 oraz rejestrów S2215 i S2216 omówionych dalej. Równocześnie występujące stany wysokie na liniach  $PID\_End$  i  $Rx\_ENA$  umożliwiają także ustawienie logicznej jedynki na wejściu  $L$  rejestru poprzez bramki G2202 i G2203, pod warunkiem wystąpienia stanu wysokiego na linii  $SrR\_Load$ . Tak więc wraz z wystawieniem przez Transceiver nowego bitu danych ( $Rx\_Data$ ) rejestr S2214 jest przesuwany z wpisaniem zera na najmłodszy bit bądź ładowany wartością magistrali  $CRC\_SrL(15:0)$  w zależności od stanu linii  $SrR\_Load$ . Sygnał ten jest tworzony w bloku **CRC\_Div** na podstawie porównania bitu danych z linii  $Rx\_Data$  z wartością najstarszego bitu sumy kontrolnej pobieranej z rejestru S2214 poprzez magistralę  $CRC\_SrQ(15:0)$ . Na rysunku (37) przedstawiono schemat ideowy dzielnika sumy **CRC\_Div**. Poprzez bramkę G2301 wykonywana jest operacja logiczna XOR na bicie danych ( $Rx\_Data$ ) oraz najstarszym bicie sumy (wyjście  $O$  multipleksera M3232). Multiplekser służy do wyboru pomiędzy pięcio- i szesnastobitowym kodem CRC podając na wyjście  $O$  piąty ( $CRC\_SrQ(4)$ , stan niski  $CRC\_Type$ ) bądź szesnasty bit ( $CRC\_SrQ(15)$ ,  $CRC\_Type$  w stanie wysokim) sumy podawanej z rejestru S2214 poprzez magistralę  $CRC\_SrQ(15:0)$ . Jeżeli wynikiem operacji XOR jest jedynka, rejestr S2214 jest ładowany wartością tworzoną za pomocą bramek G3202-3216. Zgodnie ze specyfikacją, jeśli bit danych jest różny od najstarszego bitu sumy, wartość rejestru

powinna zostać przesunięta o jeden bit w przód, a następnie ”podzielona” przez wielomian generacyjny kodu poprzez wykonanie operacji XOR na każdym z bitów sumy i odpowiadającym mu bicie wielomianu (odpowiednio - pierwszy bit sumy XOR pierwszy bit wielomianu, itd.). Jako że wielomian generacyjny kodu pięciobitowego CRC5 (postaci 00101B) jest równy początkowym bitom wielomianu kodu szesnastobitowego CRC16 (1000000000000101B), budowa dwóch osobnych bloków dla obu kodów nie była konieczna.




Rysunek 37: Dzielnie przez wielomian generacyjny CRC - schemat ideowy (**CRC\_Div**).

Ponieważ nie ma możliwości jednoczesnego przesunięcia i załadowania wartości do rejestru S2214 na jednym zboczach zegara *CLK\_10*, aby uniknąć tworzenia dodatkowego układu generacji sygnału zegarowego o dwóch zboczach narastających w obrębie jednego cyklu, przesunięcie rejestru wykonano poprzez odpowiednie połączenie linii magistrali wyjściowej i wejściowej. Najmłodszy (pierwszy) bit sumy (*CRC\_SrQ(0)*) pobierany z wyjścia rejestru S2214, poddawany jest operacji XOR z drugim bitem wielomianu generacyjnego i wpisywany do drugiej komórki rejestru S2214 poprzez linię *CRC\_SrL(1)*. Analogicznie przesuwane są pozostałe bity z pominięciem ostatniego, szesnastego bitu (*CRC\_SrQ(15)*), usuwanego z rejestru podczas operacji przesunięcia. Najmłodszy bit (*CRC\_SrL(0)*) wpisywany do rejestru S2214 jest zawsze równy

1, ponieważ w operacji przesunięcia przyjmuje on zawsze wartość 0 poddawaną alternatywie wykluczającej z 1 najmłodszego bitu obu wielomianów. Bramki G3217-3231 odpowiadają za ustawienie wszystkich linii magistrali  $CRC\_SrL(15:0)$  w stan wysoki podczas wstępnego ładowania rejestru opisanego wyżej (linia  $CRC\_Reset$  znajduje się wówczas w stanie wysokim).

Po poprawnym odebraniu całego pakietu (wszystkich danych oraz odpowiedniej ilości bitów cyklicznego kodu nadmiarowego na końcu) w rejestrze powinna pozostać wartość nazywana resztą sumy kontrolnej, równa 01100B dla CRC5 lub 100000000001101B dla CRC16. Wystąpienie innej wartości na magistrali  $CRC\_SrQ(15:0)$  oznacza wystąpienie błędu podczas transmisji pakietu. Sprawdzaniem poprawności reszty sumy kontrolnej zajmuje się blok **CRC\_Chk**, którego schemat ideowy przedstawiono na rysunku (38).



Rysunek 38: Kontrola poprawności reszty sumy kontrolnej - schemat ideowy (**CRC\_Chk**).

Bramki G3301 (CRC5) i G3303 (CRC16) wykonują operację zanegowanej sumy logicznej na tych bitach reszty, na których powinno występować logiczne zero. Jeśli tak jest, to wyjście danej bramki znajduje się w stanie wysokim, co w połączeniu z pozostałymi bitami reszty sumy, równymi jeden przy poprawnej transmisji, powoduje ustawienie logicznej jedynek na wyjściu bramek G3302 (CRC5) i G3304 (CRC16). Stan wysoki na wyjściu danej bramki oznacza poprawną transmisję pakietu o danej długości kodu nadmiarowego. Informacja ta jest przekazywana na wyjście układu  $CRC\_Ok$  poprzez multiplexer M3305 wybierający, w zależności od stanu linii  $CRC\_Type$ , wyjście bramki G3302 lub G3304. Blok **CRC\_Div** działa w sposób ciągły (także podczas transmisji pakietu i obliczania sumy), jednakże stan linii  $CRC\_Ok$  jest sprawdzany przez maszynę stanów **St\_FSM** dopiero po zakończeniu odbioru.

Równoległe z pracą rejestru S2214 obliczającego sumę kontrolną, dane są przesyłane do rejestru S2215, usuwającego z pakietu kod CRC. Ponieważ pakiet danych (typu 'Data') posiada zmienny rozmiar, nie ma możliwości odciążenia kodu CRC poprzez zablokowanie transmisji danych do kolejnych bloków po odliczeniu określonej liczby bajtów. Z tego względu zdecydowano się na zastosowanie pośredniczącego w transmisji rejestru S2215 o rozmiarze sumy kontrolnej CRC16. Dane konwertowane dalej na ośmiobitową transmisję równoległą w rejestrze S2216 są więc opóźnione o szesnaście cykli zegara względem rzeczywistego momentu ich odbioru, lecz, dzięki takiemu rozwiązaniu, dwa bajty kodu CRC16 zostają zatrzymane w rejestrze w chwili zakończenia transmisji i nie są przesyłane do dalszych bloków. Dodatkowo, w przypadku odbioru pakietu typu 'Token', siedmiobitowy adres interfejsu, czterobitowy numer bufora ('Endpoint') oraz kończąca transmisję CRC5 (łącznie szesnaście bitów) zostają zgromadzone w rejestrze S2215 i przesłane przez magistralę *St\_AddrEndp(15:0)* do bloku kontrolującego zgodność adresu pakietu i interfejsu **St\_Addr**. Najstarszy bit rejestru S2215 *St\_AddrEndp(15)*, czyli dane zawarte w pakiecie typu 'Data', są przesyłane w postaci szeregowej przez linię *St\_RxSData* wraz z sygnałem zezwolenia *St\_RxSEna* do bloku interpretacji rozkazów konfiguracyjnych **St\_Brqst** oraz konwertowane do postaci równoległej (magistrala *St\_RxData(7:0)*) poprzez rejestr S2216. Liczniki C2212 i C2213 wraz z przerzutnikami F2210, F2211 odpowiadają za generację sygnałów zegarowych do zapisu danych z magistrali równoległej. Oba liczniki C2212 i C2213 są resetowane stanem wysokim linii *Bus\_Idle* (brak jakiegokolwiek transmisji na magistrali USB). W chwili rozpoczęcia odbioru danych piąty bit licznika C2212 (sygnał *BN(4)*) znajduje się więc w stanie niskim, co w połączeniu ze stanem wysokim sygnału *CRC\_CE* umożliwia przez bramkę G2204 zliczanie odbieranych bitów. Po odebraniu dwóch bajtów (rejestr S2215 wypełniony, pierwszy bit danych wystawiony na linii *St\_AddrEndp(15:0)*) linia *BN(4)* przechodzi w stan wysoki blokując licznik C2212 i, jednocześnie, odblokowując licznik C2213. Co każde odebrane osiem bitów (co odpowiada utworzeniu jednego pełnego bajtu przez rejestr S2216) wyjście *Q3* licznika C2213 zmienia stan na przeciwny. Przerzutniki F2210 i F2211 wykrywają zbocza (odpowiednio - narastające i opadające) na tym sygnale, wystawiając na swoich wyjściach *Q* stan wysoki. Sygnały z obu przerzutników są sumowane przez bramkę G2205 i podawane na wejścia bramek G2206 i G2207 kluczujących przebiegi zegarowe. Bajt danych, a więc i stan wysoki na wyjściu bramki G2205, tworzony jest na zboczu zegara *CLK\_10*. Pojawiające się jako pierwsze w następnym cyklu zegara zbocze narastające na sygnale *CLK\_6*, poprzez bramkę kluczującą G2206 przekazywane jest linią *Rx\_WCLK* do bufora powodując zapis danych z magistrali *St\_RxData(7:0)*. Nadchodzący jako następny i przekazywany przez bramkę G2207, sygnał zegarowy *CLK\_8* zwiększa licznik adresowy pamięci w buforze (linia *Rx\_AddrCLK*) oraz powoduje skasowanie przerzutników F2210 i F2211 blokując bramki kluczujące aż do sformowania kolejnego bajtu danych w rejestrze S2216.


### 7.3 Blok sprawdzania zgodności adresu interfejsu (**St\_Addr**)

Na rysunku (39) przedstawiono schemat ideowy bloku sprawdzającego zgodność adresu otrzymanego w pakiecie z aktualnym adresem interfejsu. Aktualny adres interfejsu przechowywany jest w rejestrze S2002. Zgodnie z procesem enumeracji<sup>15</sup> interfejs, do czasu pomyślnego zakończenia etapu konfiguracji (sygnalizowanego stanem wysokim sygnału *St\_EnConf* z bloku **St\_Enum**), powinien odpowiadać ustawieniem podstawowego adresu 00H na każdy sygnał resetu komunikowany stanem wysokim linii *Dev\_Rst*. Jest to zapewnione poprzez czyszczenie zawartości rejestru S2002 poprzez bramkę G2001. Otrzymany w procesie konfiguracji adres jest podawany z bloku interpretacji rozkazów **St\_Brqst** magistralą *Addr\_Set(7:0)* i zapisywa-

<sup>15</sup>Universal Serial Bus Specification, rev. 2.0, s. 241




ny w rejestrze S2002 zboczem narastającym sygnału *Addr\_W* generowanym również w bloku *St\_Brqst*.



Rysunek 39: Schemat ideowy bloku sprawdzania zgodności adresu interfejsu (*St\_Addr*).

Porównaniem wartości adresów przechowywanego w rejestrze S2002 i odebranego w pakiecie typu 'Token' zajmuje się blok **Byte\_Eq7**, którego schemat ideowy przedstawiono na rysunku (40). Adres zawarty w pakiecie zajmuje siedem jego pierwszych bitów, stąd z magistrali *St\_AddrEndp(15:0)* do porównywania pobierane jest osiem najstarszych bitów *St\_AddrEndp(15:8)* (ze względu na konstrukcję magistral w *ISE* korzystniej było pobrać magistralę o wymiarze takim, jak wyjście rejestru przesuwającego i pominąć podczas sprawdzania zbędny najmłodszy bit).




Rysunek 40: Porównywanie wartości dwóch magistral siedmiobitowych (**Byte\_Eq7**).

Poszczególne bity (z pominięciem najmłodszych) obu magistral *A0(7:0)* i *A1(7:0)* są porównywane za pomocą bramek G3111-3117 realizujących znaną alternatywę wykluczającą XNOR. Jeśli bity we wszystkich parach są sobie równe, wyjścia wszystkich bramek G3111-3117 są w stanie wysokim, a, co za tym idzie, w stanie wysokim znajduje się linia *Adr\_Eq* będąca wyjściem bramki G3110. Podobnie jak w przypadku bloku **CRC\_Chk** sprawdzanie adresu odbywa się w sposób ciągły, jednak sygnał *Addr\_Ok* wystawiany w stan wysoki przy równości obu adresów jest sprawdzany dopiero po zakończeniu transmisji.

## 7.4 Pamięć RAM 64B (St\_RAM64)

Rysunek (41) przedstawia schemat ideowy bloku pamięci. Ze względu na zamierzoną uniwersalność projektu nie zastosowano dedykowanego dla układu *Spartan3A* gotowego bloku pamięci, projektując w jego miejsce blok zawierający elementy wspólne dla całej rodziny układów Xilinx.




Rysunek 41: Pamięć RAM 64B - schemat ideowy (St\_RAM64).

Pamięć o rozmiarze 64 słów ośmiobitowych zbudowano w oparciu o cztery bloki pamięci R3509-3512 mieszczącej 64 słowa dwubitowe. Każdy z bloków adresowany jest za pomocą sześciu młodszych bitów ośmiobitowej magistrali adresowej  $Ad(7:0)$ . Zapis do zaadresowanej w ten sposób komórki pamięci danych dostarczonych do wejść  $DO$  i  $D1$  następuje na zboczu narastającym zegara  $WCLK$  pod warunkiem wystąpienia stanu wysokiego na wejściu  $WE$  bloku. Odczyt zawartości pamięci z wyjść  $O0$  i  $O1$  następuje asynchronicznie po podaniu odpowiedniego adresu. Ze względu na stosowany w standardzie USB format transmisji bajtu od LSB do MSB, magistrale doprowadzająca dane przeznaczone do zapisu ( $DI(7:0)$ ) oraz magistrala stanowiąca wyjście pamięci ( $DO(7:0)$ ) zostały "skrzyżowane", tzn. najstarszy bit magistrali wejściowej ( $DI(7)$ ) odpowiada najmłodszemu wyjściowej ( $DO(0)$ ), itd. Dzięki takiemu rozwiązaniu komunikacja z urządzeniem zewnętrznym następuje w bardziej intuicyjnym standardzie, gdy najstarszy bit magistrali odpowiada MSB bajtu danych.

Za adresowanie pamięci podczas zapisu odpowiada licznik C3507. Podczas gdy zewnętrzny sygnał zezwalający na zapis pamięci ( $RAM\_WEna$ ) znajduje się w stanie wysokim, licznik C3507 zwiększa adres wystawiany na magistralę  $W\_Addr(7:0)$  na każdym zboczu narastającym




sygnału zegarowego  $AddrCLK$ . Po zakończeniu procesu zapisu licznik przechowuje adres o jeden wyższy od ostatniej zapisanej komórki umożliwiając identyfikację rozmiaru zapisanych w pamięci danych. Magistrala  $W\_Addr(7:0)$  jest podczas procesu zapisu podpięta do magistrali adresowej pamięci  $Ad(7:0)$  poprzez multiplexer jednobajtowy **Byte\_Mux**, którego schemat ideowy przedstawiono na rysunku (42).



Rysunek 42: Multiplexer jednobajtowy - schemat ideowy (**Byte\_Mux**).

Zestaw ośmiu multiplexerów M3401-3408 dołącza do kolejnych bitów magistrali  $A(7:0)$  odpowiednie bity magistral  $A0(7:0)$  lub  $A1(7:0)$ , w zależności od stanu sygnału  $Mux\_S$ . W stanie wysokim tego sygnału do magistrali wyjściowej dołączona jest magistrala  $A1(7:0)$ , co odpowiada podpięciu licznika C3507 do magistrali adresowej pamięci. Po zakończeniu zapisu linia  $RAM\_Wena$  przechodzi w stan niski umożliwiając adresowanie pamięci licznikowi C3508 odpowiedzialnemu za odczyt danych. Licznik ten, uzyskując zezwolenie stanem wysokim na linii  $RAM\_Rd$ , oznaczającym gotowość pamięci do odczytu, zlicza kolejne takty sygnału zegarowego  $CLK\_Rx$  zwiększając adres odczytywanej komórki pamięci (magistrala  $R\_Addr(7:0)$ ). Oba liczniki są ustawiane w stan początkowy 00H poprzez przerzutnik F3506 generujący krótki impuls kasujący wskazania liczników na zboczu narastającym sygnału  $RAM\_Wena$ , czyli na samym początku zapisu. Sygnał kasowania jest łączony przez bramkę G3501 z dwoma zewnętrznymi sygnałami pełniącymi taką samą funkcję. Sygnał  $RAM\_Rst$  odpowiada za skasowanie liczników podczas resetu interfejsu, zaś sygnał  $CLR\_Rx$  umożliwia usunięcie informacji o zapisaniu pamięci (np. po odebraniu pakietu danych o błędnym CRC). Licznik adresu odczytu C3508 posiada dodatkowo możliwość skasowania sygnałem  $CLR\_Tx$ , co umożliwia ponowny odczyt zawartości pamięci przy wystąpieniu błędu transmisji nadawanego pakietu.

Proces odczytu pamięci trwa do momentu zrównania się wskazań obu liczników C3507 i C3508, co jest równoznaczne z odczytaniem zawartości wszystkich zapisanych komórek. Do porównywania wartości obu magistral adresowych służy blok **Byte\_Eq** działający analogicznie jak przedstawiony wyżej **Byte\_Eq7**. Schemat ideowy bloku **Byte\_Eq** przedstawiono na rysunku (43). Wyjście bloku **Byte\_Eq** przechodzi w stan niski z chwilą zapisu pierwszego bajtu do pamięci. Po zakończeniu zapisu sygnał  $RAM\_Wena$  również przechodzi w stan niski umożliwiając przez bramki G3503 i G3505 wystawienie stanu wysokiego na linii  $RAM\_Rd$  o znaczącego gotowość pamięci do odczytu. Stan ten utrzymuje się do momentu zrównania się wskazań liczników i, w konsekwencji, przejścia sygnału wyjściowego bloku **Byte\_Eq** w stan wysoki a  $RAM\_Rd$  w niski. Dodatkowym zabezpieczeniem przed przepełnieniem pamięci jest sygnał pochodzący z bramki G3504, który wymusza przejście linii  $RAM\_Rd$  w stan wysoki z chwilą osiągnięcia przez licznik C3507 adresu 65 (stan wysoki na siódmym bicie  $W\_Addr(6)$ ). Stan ten utrzymuje się do chwili osiągnięcia przez licznik C3508 adresu 65 i pojawienia się sygnału wysokiego na wyjściu bloku **Byte\_Eq**.




Rysunek 43: Porównywanie wartości dwóch bajtów (**Byte\_Eq**).

## 7.5 Bufor wejścia - wyjścia danych (**St\_Buff**)

Na rysunku (44) przedstawiono schemat ideowy bloku zapewniającego komunikację z zewnętrznym urządzeniem podpiętym do interfejsu, czyli bufora danych wejściowych i wyjściowych. Zawiera on cztery opisane wyżej bloki pamięci (**St\_RAM64**) oraz logikę sterującą zapisem i odczytem danych, zarówno przez urządzenie, jak i interfejs. Zastosowano po dwa bloki pamięci na każdy z buforów w celu umożliwienia równoczesnego dostępu do bufora zarówno ze strony zewnętrznego urządzenia jak i interfejsu (przykładowo - urządzenie czyta uprzednio odebrane dane z pierwszego bloku pamięci podczas gdy stos ma możliwość zapisu aktualnie odbieranego pakietu danych do drugiego bloku). Dzięki takiemu rozwiązaniu, o ile tylko zewnętrzne urządzenie może odczytywać dane wystarczająco szybko, zawsze jeden z bloków pamięci bufora jest wolny i stos może odbierać każdy nadchodzący pakiet danych bez konieczności retransmisji z powodu zajęcia bufora. Takie rozwiązanie skomplikowało jednak w znaczący sposób logikę sterującą buforami (zlokalizowaną po części w opisywanym bloku i maszynie stanów **St\_FSM**). Komplikacja ta wyniknęła z konieczności przełączania bloków pamięci między stosem a urządzeniem w sposób z jednej strony niezależny (aby np. urządzenie mogło zapisać oba bloki bufora wejściowego, jeśli nie są używane), a z drugiej strony tak, aby nie wystąpił konflikt w postaci próby jednoczesnego zapisu i odczytu tego samego bloku lub zamiana kolejności pakietów danych.

O dostępie ze strony interfejsu do danego bloku pamięci decyduje maszyna stanów **St\_FSM** poprzez wystawienie stanu niskiego lub wysokiego na liniach *Buf\_Rx\_St* dla bufora wyjściowego i *Buf\_Tx\_St* dla wejściowego. Magistrala danych *St\_RxData(7:0)* przeznaczonych do zapisu w buforze wyjściowym jest dołączona bezpośrednio do obu bloków pamięci P2836 i P2837. Sterowanie zapisem w wybranym bloku odbywa się poprzez bramki G2802 i G2803 przepuszczające sygnał zezwalający na zapis *Buf\_Rx\_WEna* do wybranego stanem linii *Buf\_Rx\_St* bloku (*Rx\_RAM\_WEna0* dla pierwszego i *Rx\_RAM\_WEna1* dla drugiego). W analogiczny sposób poprzez bramki G2806 i G2807 odbywa się kluczowanie przebiegu zegarowego zapisującego dane *Rx\_WCLK*, zwiększającego adres *Rx\_AddrCLK* (bramki G2808 i G2809) oraz sygnału wyczyszczenia pamięci po niepoprawnym odbiorze pakietu *CLR\_Rx* (G2804 i G2805). Maszyna stanów jest informowana o gotowości do odczytu zapisanego przez urządzenie zewnętrzne bloku bufora wejściowego przez linie *TxRAM\_Rd0* i *TxRAM\_Rd1*. Magistrale danych wyjściowych obu bloków P2838 i P2839 (odpowiednio, *Tx\_DO0(7:0)* i *Tx\_DO1(7:0)*) są dołączane do magistrali wyjściowej bufora *St\_TxData(7:0)* przez blok **Byte\_Mux** w zależności od stanu linii *Buf\_Tx\_St*.



Rysunek 44: Bufor wejścia - wyjścia - schemat ideowy (St\_Buff).

Sygnal zegarowy zwiększający odczytywany adres  $CLK\_Tx$  jest kluczowany przez bramki G2821 i G2822 i przesyłany do wybranego bloku pamięci liniami  $Tx\_CLK\_Rx0$  lub  $Tx\_CLK\_Rx1$ . W analogiczny sposób (bramki G2819 i G2820) do pamięci dostarczany jest sygnał  $CLR\_Tx$  umożliwiający ponowny odczyt pamięci i retransmisję pakietu danych.


Podobnie odbywa się zapis i odczyt danych ze strony urządzenia, z tą różnicą, że o wyborze danego bloku pamięci decydują układy przerzutników F2826, F2827 i F2828 (bufor wejściowy) oraz F2829, F2830 i F2831 (bufor wyjściowy). Na początkowym etapie konfiguracji (sygnał  $St\_EnConf$  w stanie niskim) każdy sygnał resetu urządzenia  $Dev\_Rst$  powoduje wystąpienie sygnału kasującego zawartość pamięci  $RAM\_Rst$ . Równolegle ten sam sygnał resetuje przerzutniki F2827 i F2830 dołączając urządzenie zewnętrzne do tych samych bloków pamięci co interfejs. Stos po zapisaniu pierwszego bloku P2836 przełącza się na drugi, równocześnie w stan wysoki przechodzi linia  $RxRAM\_Rd0$  informując o gotowości bloku do odczytu. Sygnał ten, wybrany stanem niskim linii  $Buf\_Rx\_Out$  z przerzutnika F2830, jest przenoszony przez multiplekser M2833 na wyjście  $Out\_Ena$  informując o gotowości odczytu urządzenie zewnętrzne. Równocześnie multiplekser jednobajtowy **Byte\_Mux** dołącza magistralę wyjściową bloku pamięci  $Rx\_Do0(7:0)$  do magistrali danych dostarczanych do urządzenia  $Data\_Out(7:0)$ , zaś bramki kluczujące G2817 i G2818 umożliwiają urządzeniu zwiększanie adresu pamięci P2836 sygnałem  $Out\_CLK$  przez linię  $Rx\_CLK\_Rx0$ . Po zakończeniu odczytu przejście linii  $Out\_Ena$  w stan niski (związane z opadnięciem sygnału  $RxRAM\_Rd0$ ) informuje urządzenie o opróżnieniu bufora oraz powoduje wystąpienie stanu wysokiego na wyjściu  $Q$  przerzutnika F2829. Najbliższe zbocze narastające sygnału zegarowego  $CLK\_8$  powoduje dzięki inwerterowi I2825 przełączenie przez przerzutnik F2830 stanu linii  $Buf\_Rx\_Out$  na przeciwny oraz wytworzenie przez przerzutnik F2831 krótkiego impulsu kasującego przerzutnik F2829. Przełączenie sygnału  $Buf\_Rx\_Out$  na przeciwny umożliwia urządzeniu odczyt drugiego bloku pamięci, o ile jest on gotowy (linia  $RxRAM\_Rd1$  w stanie wysokim).

Dane z urządzenia przeznaczone do zapisu w buforze wejściowym interfejsu są dostarczane magistralą  $Data\_In(7:0)$  do obu bloków P2838 i P2839 równocześnie. Wybór bloku odbywa się poprzez sygnał  $Buf\_Tx\_Out$  z przerzutnika F2827. Na podstawie tego sygnału multiplekser M2832 dostarcza poprzez inwerter I2823 informację o dostępności danego bloku pamięci do zapisu na linię  $In\_Ena$  (blok jest dostępny, gdy nie jest gotowy do odczytu, czyli odpowiedni sygnał  $TxRAM\_Rd0$  lub  $TxRAM\_Rd1$  jest w stanie niskim, a stąd  $In\_Ena$  w wysokim). Urządzenie informuje o zamiarze zapisu danych wystawiając linię  $In\_Write$  w stan wysoki. O ile bufor jest wolny, to bramka G2810 przekazuje logiczną jedynkę z  $In\_Write$  na linię  $Out\_TxEnd$  oraz, poprzez bramki G2811 i G2812, do wybranego bloku pamięci jako sygnał  $Tx\_RAM\_WEna0$  lub  $Tx\_RAM\_WEna1$ . Sygnał zegarowy zapisu  $In\_CLK$  generowany przez urządzenie, jest kluczowany przez bramki G2813 i G2814 do odpowiedniego bloku pamięci jako sygnał zapisu danych  $Tx\_WCLK0$  i  $Tx\_WCLK1$ . Poprzez bramki G2815 i G2816 tworzony jest komplementarny sygnał zegarowy zwiększający adres pamięci na zboczu opadającym  $In\_CLK$  ( $Tx\_AddrCLK0$  bądź  $Tx\_AddrCLK1$ ). Po zapełnieniu pamięci (sygnał  $In\_Ena$  opada) bądź zasygnalizowaniu końca zapisu ze strony urządzenia (przejście  $In\_Write$  w stan niski) na wyjściu bramki G2810 pojawia się zero logiczne blokujące na bramkach G2811 i G2812 sygnały zezwalające na zapis. Równocześnie opadające zbocze linii  $Out\_TxEnd$  powoduje wystawienie stanu wysokiego na wyjściu  $Q$  przerzutnika F2826. Analogicznie do układu bufora wyjściowego, zbocze zegara  $CLK\_8$  przełącza linię  $Buf\_Tx\_Out$  w stan przeciwny i kasuje przerzutnik F2826.

## 7.6 Maszyna stanów skończonych (St\_FSM)


Na rysunku (45) przedstawiono schemat ideowy maszyny stanów skończonych stanowiącej główny blok zarządzający pracą pozostałych części stosu USB. Jak wyjaśniono w podrozdziale (2.9),

znaczenie pakietu o danym nagłówku jest uzależnione od wcześniej odebranych pakietów. Stąd też działania podjęte w wyniku odebrania danego pakietu nie mogą być determinowane czystą



Rysunek 45: Maszyna stanów skończonych - schemat ideowy (St\_FSM).

logiką kombinacyjną interpretującą rodzaj odebranego nagłówka, lecz muszą uzależnione od wcześniejszych wyników tej logiki (nagłówków odebranych wcześniej). Wynika stąd konieczność zapisu i przechowywania odpowiedzi na dany typ nagłówka w sposób zapewniający ich odczyt przy odbiorze następnych pakietów, a zarazem w sposób uniemożliwiający zmianę stanu sygnału, stanowiącego zarazem wejście logiki kombinacyjnej, jej odpowiedzią na aktualnie odebrany nagłówek. W tym celu zaprojektowano dwuetapowy zapis stanów logicznych maszyny sterowany sygnałami generowanymi przez przerzutniki F3056 i F3067. Stany przechowywane są w blokach **St\_State**, których schemat ideowy przedstawiono na rysunku (46).



Rysunek 46: Schemat ideowy bloku przechowującego stan maszyny FSM (**St\_State**).

Wraz z zakończeniem odbioru pakietu, Transceiver ustawia linię *Bus\_Idle* w stan wysoki, co powoduje krótkotrwałe wystawienie przez przerzutnik F3056 stanu wysokiego na linii *Tr\_End*. Sygnał ten jest wykorzystywany przez logikę kombinacyjną maszyny do wygenerowania odpowiedzi na zewnętrzne sygnały sterujące (typ nagłówka, poprawność adresu, itp.), która jest podawana na jedno z wejść *State\_SET*, *State\_CHG* lub *State\_CLR* odpowiedniego bloku **St\_State** w zależności od wymaganej w danej sytuacji zmiany stanu. Sygnał *State\_SET* powoduje ustawienie wyjścia *Q* przerzutnika F3603 w stan wysoki, sygnał *State\_CLR*, poprzez bramkę G3601 - ustawienie stanu niskiego na wyjściu *Q*, zaś sygnał *State\_CHG* umożliwia przepisanie na wyjście *Q* przerzutnika F3603 zanegowanego przez inwerter I3602 aktualnego stanu z linii *State\_Q*.

Stan wysoki na linii *Tr\_End* powoduje równocześnie reset przerzutnika F3056 i pojawienie się na jego wyjściu *Q* stanu niskiego. To przejście powoduje powstanie krótkiego dodatniego impulsu na wyjściu *Q* przerzutnika F3057. Poprzez linię *St\_CLK* sygnał ten jest dostarczany do wejścia *CLK\_Set* bloku **St\_State** powodując przepisanie przez przerzutnik F3604 na zboczu opadającym ustawionego wcześniej na wyjściu przerzutnika F3603 stanu na linię *State\_Q*. Dodatkowo blok **St\_State** wyposażony został w wejście *State\_RST* umożliwiające asynchroniczne skasowanie zawartości obu przerzutników. W dalszej części pracy poprzez terminy "ustawienie linii stanu", "przełączenie linii stanu" oraz "skasowanie/zerowanie linii stanu" rozumiany będzie cały wyżej opisany proces, począwszy od podania logicznej jedynek na odpowiednie wejście bloku **St\_State**, aż do zapisania zadanej wartości na jego wyjściu.

W tabeli 4 zawarto krótki opis znaczenia poszczególnych sygnałów wyjściowych bloków stanów **St\_State**. Bloki P3061-3064 zajmują się przechowywaniem stanów związanych z obsługą bloków pamięci bufora wejścia - wyjścia **St\_Buff**. Multiplexer M3059 przenosi na linię *RxRAM\_Rd* informację o dostępności wybranego sygnałem *Buf\_Rx\_St* bloku bufora wyjściowego. Niski sygnał z linii *RxRAM\_Rd* (pamięć dostępna do zapisu) ustawia przez inwerter I3055 jedynek logiczną na linii stanu *Buf\_Rx\_Ok* podczas narastającego zbocza sygnału *Buf\_Rx\_CLK*, generowanego przez układ bramek G3002, G3003 i G3004. Jeżeli bufor wyjściowy jest dostępny



Nazwa sygnału	Numer bloku	Opis
<i>Buf_Rx_Ok</i>	P3061	Wybrany blok pamięci bufora wyjściowego jest gotowy do zapisu
<i>Buf_Tx_Ok</i>	P3062	Wybrany blok pamięci bufora wejściowego jest gotowy do odczytu
<i>Buf_Rx_St</i>	P3063	Numer bloku pamięci bufora wyjściowego
<i>Buf_Tx_St</i>	P3064	Numer bloku pamięci bufora wejściowego
<i>Tx_ACK</i>	P3065	Należy nadać pakiet 'Handshake ACK'
<i>Tx_NAK</i>	P3066	Należy nadać pakiet 'Handshake NAK'
<i>Tx_RAM</i>	P3067	Należy nadać pakiet 'Data'
<i>Data_Id</i>	P3068	Identyfikator następnego pakietu 'Data' ('DATA0'/'DATA1')
<i>Data_Exp</i>	P3069	W następnej kolejności spodziewany jest odbiór pakietu 'Data'
<i>ACK_Exp</i>	P3070	Spodziewany jest odbiór 'Handshake ACK' na nadany pakiet 'Data'
<i>Set_Ena</i>	P3071	Wszystkie pakiety 'Data' to dane konfiguracyjne
<i>Set_Dir</i>	P3072	Kierunek transmisji konfiguracyjnych (0-do, 1-z interfejsu)
<i>Brqst_Exp</i>	P3073	Spodziewany pakiet 'Data' zawierający rozkazy konfiguracyjne
<i>Set_End</i>	P3074	Procedura kończąca fazę konfiguracji (pakiet 'Data zero length')

Tabela 4: Opis sygnałów stanów maszyny FSM.

(*Buf\_Rx\_Ok* w stanie wysokim), to po każdym odebranych pakiecie (dodatnia szpilka na linii *St\_CLK*) generowany jest sygnał zegarowy (G3002) przepisujący aktualny stan dostępności bufora. Ponieważ zmiana sygnału selekcji bloku pamięci bufora *Buf\_Rx\_St* następuje na zboczu sygnału *St\_CLK*, więc na linię *Buf\_Rx\_Ok* przepisany zostanie stan poprzedniego bloku pamięci sprzed przełączenia. Dodatkowo, występujący po zakończeniu odbioru każdego pakietu danych sygnał *Rx\_TrEnd* zerujący stan *Buf\_Rx\_Ok* ma priorytet nad ustawiającym *RxRAM\_Rd*, wymusi więc przejście sygnału *Buf\_Rx\_Ok* w stan niski. Przejście to jest wykorzystywane przez bramkę G3003 do generacji dodatkowego sygnału zegarowego zapisującego uaktualniony po przełączeniu bloków pamięci stan dostępności bufora wyjściowego. Analogicznie działa wybór (*Buf\_Tx\_St*) i sprawdzanie gotowości (*Buf\_Tx\_Ok*) bufora wejściowego. Różnicą jest bezpośrednie podanie sygnału *TxRAM\_Rd* w wyjścia multiplexera M3060 na wejście *State\_SET* bloku P3062, wynikające z odwrotnej interpretacji wysokiego stanu sygnału gotowości bloku pamięci bufora wyjściowego (oznacza on, że pamięć jest zapisana, czyli gotowa do odczytu/nadania pakietu danych). Sygnał zegarowy zapisu stanu *Buf\_Tx\_CLK* jest tworzony przez bramki G3005, G3006 i G3007 na takiej samej zasadzie, jak opisany wyżej *Buf\_Rx\_CLK*. Dodatkowo zanegowany inwerterem I3054 sygnał *TxRAM\_Rd*, podawany na linię *TxRAM\_End*, sygnalizuje stanem wysokim zakończenie odczytu danych z bufora wejściowego.

Ponieważ wystąpienie sygnału resetu magistrali (sygnalizowane stanem wysokim *Dev\_Rst*) jest równoznaczne z przerwaniem wszystkich trwających protokołów transmisji, wykorzystano ten sygnał do zresetowania stanów przechowywanych w blokach stanu. Linia *Dev\_Rst* podpięta jest do wejść *State\_RST* bloków bezpośrednio, bądź poprzez bramki G3041, G3043 i G3045 w przypadku bloków P3065, P3066 i P3067, wymagających asynchronicznego resetu dodatkowym sygnałem (co opisano niżej). Wyjątkiem są bloki P3063 i P3064, przechowujące numer dołączonych do interfejsu bloków pamięci. Kasowanie ich zawartości każdym sygnałem resetu magistrali mogłoby doprowadzić do wspomnianej wcześniej sytuacji kolizji dostępu z urządze-

niem zewnętrznym. Dlatego też resetowanie tych bloków do stanu podstawowego sygnałem *Buf\_St\_CLR* jest możliwe jedynie do momentu zakończenia procesu enumeracji<sup>16</sup>. Takie działanie zapewnia bramka G3001, blokując sygnały resetu *Dev\_Rst* po przejściu linii *St\_EnConf* w stan wysoki.

Analiza protokołów transmisji rozpoczyna się od rozpoznania pakietów typu 'Token', sygnalizowanych przez blok **St\_PID** stanem wysokim linii *PID\_Type(1)*. Po zakończeniu odbioru pakietu, sygnalizowanego stanem wysokim sygnału *Tr\_End*, bramka G3011 dokonuje sprawdzenia poprawności adresu *Addr\_Ok*, sumy kontrolnej *CRC\_Ok* oraz braku błędu "Bit-Stuffingu" (linia *BStf\_Err* w stanie niskim). Stan wysoki na wyjściu bramki sygnalizuje poprawny odbiór pakietu typu 'Token', zezwalając na analizę podtypu bramkom G3012 (podtyp 'OUT'), G3013 ('IN') i G3014 ('SETUP'). Jedyńska logiczna na odpowiedniej linii magistrali *PID\_Name(3:0)* (zgodnie z tabelą 3, s. 5. pracy) powoduje wystawienie w stan wysoki jednej z linii *PID\_Out*, *PID\_In* lub *PID\_Setup*. Poprawny odbiór pakietu 'Token OUT' powoduje ustawienie linii stanu *Data\_Exp*, oznaczającej nadejście, jako następnego, pakietu zawierającego dane. W przypadku odbioru pakietu 'Token IN', maszyna sprawdza stan gotowości bufora wyjściowego (bramki G3021, G3022, G3023 i G3044) oraz, dla zabezpieczenia przed błędem transmisji, kasuje linię stanu *Data\_Exp*. Podczas protokołu wymiany danych (linie *Set\_Ena* i *Brqst\_Ok* w stanie niskim) sygnał *Buf\_Tx\_Ok* jest przekazywany przez bramki G3044 i G3021 bez zmian. Jeśli bufor jest gotowy do nadania danych (stan wysoki), poprzez bramkę G3022 ustawiana jest logiczna jedynka na linii *Tx\_TrOK*. W wyniku tego ustawiane są linie stanu *Tx\_RAM* (oznaczająca rozkaz generacji pakietu danych dla nadajnika) oraz *Ack\_Exp* (w wyniku nadania pakietu 'Data' spodziewany jest protokół potwierdzenia). Gdy bufor jest pusty, w stanie wysokim znajduje się linia *Tx\_TrNAK* powodując ustawienie linii stanu *Tr\_NAK* oznaczającej rozkaz nadania pakietu 'Handshake NAK'. Wyjątek stanowi trwający protokół konfiguracyjny (linia *Set\_Ena* w stanie wysokim). Wówczas bramka G3044 blokuje sygnał gotowości bufora wejściowego, zaś nadanie pakietu 'Data', zawierającego opis interfejsu, jest uzależnione od poprawnego rozpoznania rozkazów konfiguracyjnych (linia *Brqst\_Ok* w stanie wysokim gdy rozkaz został zaakceptowany).

Rozpoznanie poprzez bramkę G3014 pakietu 'Token SETUP' oznacza rozpoczęcie protokołu konfiguracji. Wysoki stan na linii *PID\_Setup* powoduje ustawienie linii stanów *Set\_Ena* (protokół konfiguracji w toku), *Brqst\_Exp* (następny pakiet 'Data' zawiera rozkazy konfiguracyjne) oraz, poprzez G3047, linii *Data\_Exp* umożliwiającej odbiór pakietu danych. Dodatkowo, zgodnie z opisem zawartym w podrozdziale (2.9), wysoki stan linii *PID\_Setup* kasuje linię identyfikatora podtypu pakietu 'Data', *Data\_Id*. Otrzymanie w protokole konfiguracji (*Set\_Ena* w stanie wysokim) pakietu 'Token', o kierunku przeciwnym do zadeklarowanego w rozkazie, oznacza procedurę kończącą ten protokół. Sytuacja ta jest rozpoznawana przez bramki G3015 i G3016 na podstawie sygnałów *Set\_Ena* i *Set\_Dir*, przechowującego kierunek transmisji konfiguracyjnej. Wystąpienie stanu wysokiego na wyjściu którejkolwiek z bramek jest przekazywane przez G3017 na linię *Set\_Stat* powodującą skasowanie linii stanu *Set\_Ena*, ustawienie linii *Set\_End*, będącej sygnałem dla nadajnika o konieczności wygenerowania pakietu 'Data zero length', oraz ustawienie identyfikatora podtypu pakietu 'Data' na 1 (*Data\_Id*).

Identyfikację pakietu danych 'Data' umożliwiają bramki G3019 i G3020. Stan wysoki na linii magistrali *PID\_Type(3)*, identyfikujący ten pakiet, jest akceptowany tylko w przypadku otrzymania wcześniej pakietu 'Token OUT' o zgodnym adresie (*Data\_Exp* w stanie wysokim). Bramka G3018 umożliwia kontrolę zgodności podtypu pakietu z wartością przechowywaną przez stan *Data\_Id*. Linia *PID\_Name(2)* w stanie wysokim oznacza odbiór pakietu 'DATA1'. Negacja alternatywy wykluczającej tej linii z *Data\_Id* da w wyniku stan wysoki tylko wtedy, gdy spodziewanym identyfikatorem pakietu będzie 1. W przypadku niezgodności oczekiwanego i odebranego podtypu w stan wysoki ustawiana jest linia *PID\_DataErr* dzięki czemu, przez bramkę G3040,

<sup>16</sup>Universal Serial Bus Specification, rev. 2.0, s. 241



ustawiana jest linia stanu *Tx\_ACK* oznaczająca rozkaz generacji pakietu 'Handshake ACK'. Zgodność identyfikatorów jest sygnalizowana stanem wysokim linii *PID\_Data*, co umożliwia analizę stanu dostępności bufora wyjściowego przez bramki G3027 i G3028 pod warunkiem, że nie jest to pakiet 'Data zero length' (stan wysoki na wyjściu bramki G3025). Bramka G3075 blokuje sygnał dostępności bufora *Buf\_Rx\_Ok* podczas protokołu konfiguracji, zaś bramka G3076 umożliwia wówczas odbiór danych konfiguracyjnych do bloku **St\_Brqst**, o ile spodziewany jest blok rozkazów *Brqst\_Exp* lub zadeklarowana została transmisja konfiguracji ze strony komputera (*Set\_Dir* w stanie niskim). Stan wysoki na wyjściu bramki G3021, oznaczający gotowość do odbioru danych, umożliwia bramce G3022 wystawienie jedynki logicznej na linii *Rx\_Wri*. Odrzucenie pakietu danych następuje poprzez ustawienie linii stanu *Tx\_NAK* wysokim sygnałem przekazywanym przez linię *Rx\_TrNAK* i bramkę G3042. Stan wysoki linii *Rx\_Wri* jest wykorzystywany przez bramki G3052 i G3053 do wytworzenia sygnałów zezwalających na zapis danych do bufora (*Buf\_Rx\_WEna*) lub bloku **St\_Brqst** (*Brqst\_WEna*). Pierwszy z sygnałów jest blokowany podczas protokołu konfiguracji wysokimi sygnałami linii *Set\_Ena* i *Set\_End*. Wystawienie drugiego z nich jest uzależnione od poprawnego kierunku transmisji danych (*Set\_Dir* w stanie niskim) lub oczekiwania na rozkazy konfiguracyjne *Brqst\_Exp*. Oba sygnały zezwalające są utrzymywane do momentu zakończenia odbioru pakietu danych, sygnalizowanego przejściem linii *Bus\_Idle* w stan wysoki.

W przypadku procedury kończącej protokół konfiguracji (jedynka logiczna na linii *Set\_End*) stan wysoki na wyjściu bramki G3024 (a, zarazem, niski na G3025) pozwala na pominięcie etapu odczytu danych z pakietu. Bramka G3030 sygnalizuje poprawność transmisji (brak błędu "Bit-Stuffingu" *BStf\_Err* i poprawność sumy kontrolnej *CRC\_Ok*). Sygnał ten jest analizowany przez bramki G3029, G3031 i G3032 po zakończeniu odbioru pakietu, co zapewnia linia *Tr\_End*. Na tej podstawie, przy sygnale pominięcia odczytu danych, bramka G3029 ustawia poprzez sygnał *Tx\_DZL* i bramkę G3040 linię stanu *Tx\_ACK* umożliwiając tym samym potwierdzenie odbioru 'Data zero length'. Równocześnie, z pomocą bramki G3046, następuje zmiana stanu *Data\_Id* (jako że odebrano pakiet danych w sposób poprawny) oraz skasowanie przez bramkę G3051 linii stanu *Set\_End*, co ostatecznie kończy protokół konfiguracji. Przy protokole odbioru danych poprzez bramkę G3031, sygnał *Rx\_TrOk* i bramkę G3040 następuje ustawienie linii stanu *Tr\_ACK* oraz zmiana przez bramkę G3046 stanu linii *Data\_Id* na przeciwny. W przypadku wystąpienia błędu transmisji, za pomocą bramki G3032 linia *CLR\_Rx* zostaje ustawiona w stan wysoki. Stanowi ona sygnał dla bufora wyjściowego **St\_Buff**, że odebrane dane są niepoprawne i należy je usunąć poprzez skasowanie licznika adresowego. Zarazem brak rozkazu generacji pakietu potwierdzenia 'Handshake' informuje komputer o konieczności retransmisji pakietu 'Data' o tym samym identyfikatorze, co odrzucony. Z tego też powodu stan linii *Data\_Id* nie zostaje zmieniony. Niezależnie od powodzenia odbioru danych, linia stanu *Data\_Exp* zostaje skasowana poprzez bramkę G3033, sygnał *Rx\_TrEnd* i bramkę G3048.

Po nadaniu pakietu 'Data' interfejs oczekuje na potwierdzenie ze strony komputera pakietem 'Handshake ACK', co sygnalizowane jest stanem wysokim linii *ACK\_Exp*. Jeżeli pakiet nie zostanie otrzymany po upływie więcej niż 16 taktów zegara od momentu zakończenia transmisji pakietu danych<sup>17</sup>, oznacza to błąd danych i konieczność retransmisji pakietu. Wykrycie takiego zdarzenia umożliwia licznik C3058 zliczający kolejne takty sygnału zegarowego *CLK\_10*. Sygnał zezwalający *CE* licznika jest wystawiany przez bramkę G3037 na podstawie stanu oczekiwania na potwierdzenie *Ack\_Exp* w czasie, gdy magistrala USB pozostaje w stanie spoczynku (linia *Bus\_Idle* w stanie wysokim). Ponieważ stan *Ack\_Exp* jest ustawiany równocześnie z rozkazem nadawania pakietu *Tx\_RAM*, licznik C3058 zlicza również dwa takty przerwy między odbiorem pakietu 'Token IN', a rozpoczęciem nadawania przez Transceiverpakietu 'Data'. Dlatego też zwiększono do 18 ilość zliczeń, po których transmisja zostaje uznana za błędną. Liczba

<sup>17</sup>Universal Serial Bus Specification, rev. 2.0, rozdz. 7.1.19.1, s. 168

ta jest dekodowana przez bramkę G3039 na podstawie stanu wysokiego drugiego  $Ans\_C(1)$  i piątego bitu  $Ans\_C(4)$  magistrali wyjściowej licznika C3058. Wystawienie logicznej jedynek na linię  $CLR\_Tx$  skutkuje skasowaniem linii stanu  $ACK\_Exp$  oraz wskazań licznika C3058 przez bramkę G3038. Dodatkowo sygnał  $CLR\_Tx$  informuje bufor wejściowy  $St\_Buff$  o konieczności przywrócenia odczytanego uprzednio bloku pamięci do stanu początkowego, co umożliwia ponowną transmisję danych w nim zawartych. Pozostałymi sygnałami kasującymi licznik są reset magistrali ( $Dev\_Rst$ ) i informacja o otrzymaniu pakietu 'Handshake ACK'  $ACK\_Ok$ . Jest ona tworzona przez bramkę G3034 na podstawie otrzymania sygnału poprawnego ( $BStf\_Err$ ) zakończenia odbioru ( $Tr\_End$ ) oczekiwanego ( $ACK\_Exp$ ) pakietu typu 'Handshake' ( $PID\_Type(2)$ ) i podtypu 'ACK' ( $PID\_Name(0)$ ). Sygnał odbioru potwierdzenia  $ACK\_Ok$  służy ponadto do skasowania przez bramkę G3049 linii stanu  $ACK\_Exp$ , zmiany przez G3046 stanu  $Data\_Id$  na przeciwny oraz, podczas procedury kończącej protokół konfiguracji ( $Set\_End$  w stanie wysokim), do skasowania przez bramki G3050 i G3051 linii stanu  $Set\_End$ .

Do skasowania stanu oczekiwania na rozkazy konfiguracyjne  $Brqst\_Exp$  służy przesyłany przez blok **St\_DConf** sygnał  $Brqst\_Ok$ , informujący o poprawnym rozpoznaniu otrzymanego rozkazu. W przeciwnym wypadku stan ten jest kasowany resetem magistrali  $Dev\_Rst$  występującym w wyniku błędu protokołu konfiguracji interfejsu. Kierunek transmisji protokołu  $Set\_Dir$  jest ustawiany poprzez bramki G3035 i G3036 na podstawie sygnału  $Brqst\_Dir$  pochodzącego z odczytania rozkazu przez blok **St\_DConf**. W zależności od deklarowanego kierunku (0 - komputer do interfejsu, 1 - na odwrót) wystawiany jest stan wysoki na odpowiedniej linii  $Set\_DirOut$  lub  $Set\_DirIn$ , kasującej lub ustawiającej linię stanu  $Set\_Dir$ . Sygnał  $Brqst\_Exp$  blokuje pracę bramek G3035 i G3056 w sytuacji, gdy w miejsce rozkazów odbierane są inne dane konfiguracyjne.

Koniec nadawania pakietu, wymuszonego liniami stanów  $Tx\_ACK$ ,  $Tx\_NAK$  lub  $Tx\_RAM$ , jest sygnalizowane przez blok generacji nagłówka **St\_Tx** wysokim stanem linii  $Tx\_End$ . Aby blok nadawania nie rozpoczął ponownie pracy, wymienione wyżej linie stanów muszą zostać skasowane natychmiast po otrzymaniu sygnału końca nadawania. Uzyskano to podłączając linię  $Tx\_End$  do wejść resetu asynchronicznego bloków P3065, P3066 i P3067 przez, odpowiednio, bramki G3041, G3043 i G3045. Bramki te umożliwiają dodatkowo reset stanów sygnałem  $Dev\_Rst$  tak, jak przewidziano to dla (prawie) wszystkich bloków **St\_Stack**.


## 7.7 Blok interpretacji rozkazów konfiguracyjnych (St\_Brqst)

Na rysunku (47) przedstawiono schemat bloku interpretującego rozkazy konfiguracyjne. Pomiędzy konstrukcją maszyny stanów **St\_FSM** przewiduje możliwość odbioru danych w protokole konfiguracji, na tym etapie pracy nie spotkano się z takim przypadkiem, podobnie jak z koniecznością rozpoznania i wykonania niektórych rozkazów protokołu. Blok zaprojektowano jednak w taki sposób, by na dalszym etapie prac (poza ramami pracy inżynierskiej) istniała możliwość jego prostej rozbudowy w celu rozszerzenia zakresu obsługiwanych rozkazów i poleceń.

Ponieważ blok rozkazów nadawanych po pakiecie 'Token SETUP' jest zawsze ośmiobajtowy<sup>18</sup>, do jego zapisu zastosowano cztery szesnastobitowe rejestry przesuwne S2509-2512. Taka konstrukcja, poza możliwością łatwej rozbudowy rozmiaru, umożliwia przede wszystkim równoczesny odczyt wszystkich bajtów rozkazu, co byłoby niemożliwe przy zastosowaniu bloku pamięci RAM.

---

<sup>18</sup>Universal Serial Bus Specification, rev. 2.0, Tabela 9-2, s. 248



Rysunek 47: Schemat ideowy bloku interpretacji rozkazów konfiguracyjnych (**St\_Brqst**).

Zawartość rejestrów jest kasowana stanem wysokim linii *SR\_CLR* stanowiącej wyjście bramki G2502. Po zakończeniu protokołu konfiguracji linia *Set\_End* przechodzi w stan niski, co jest wykrywane przez przerzutnik F2507 generujący krótki impuls dodatni na linii *Brqst\_End*. Impuls ten jest przepuszczany przez bramkę G2052 kasując zawartość rejestrów, podobnie jak sygnał resetu magistrali USB *Dev\_Rst*. Sygnałem zezwalającym rejestrom S2509-2512 na przepisywanie danych z wejścia szeregowego *St\_RxSData* na zboczu sygnału zegarowego *CLK\_10* jest, generowany przez maszynę stanów, wysoki stan na linii *Brqst\_WEna* połączony przez bramkę G2501 z wysokim stanem zezwalającym na przepisywanie danych *St\_RxSEna*, pochodzącym z bloku **St\_RxCRC**.

Ze względu na zastosowany sposób połączeń (najstarszy bit rejestru poprzedzającego stanowi wejście następnego), wszystkie cztery rejestry S2509-2512 stanowią de facto jeden duży, 64-bitowy rejestr przesuwany. Z tego względu pierwszy bit odebranych danych (LSB bajtu 'bmRequestType')<sup>19</sup> zajmuje najstarszą, szesnastą komórkę ostatniego w szeregu rejestru S2512 (linia *B10(15)*). Umieszczenie poszczególnych bajtów bloku rozkazu w rejestrach przedstawiono w tabeli 5.

Nazwa rozkazu	Numer rejestru	Zakres magistrali wyjściowej
'bmRequestType'	S2512	<i>B10(15:8)</i>
'bRequest'	S2512	<i>B10(7:0)</i>
'wValue', młodszy bajt	S2511	<i>B32(15:8)</i>
'wValue', starszy bajt	S2511	<i>B32(7:0)</i>
'wIndex', młodszy bajt	S2510	<i>B54(15:8)</i>
'wIndex', starszy bajt	S2510	<i>B54(7:0)</i>
'wLength', młodszy bajt	S2509	<i>B76(15:8)</i>
'wLength', starszy bajt	S2509	<i>B76(7:0)</i>

Tabela 5: Zapis bloku rozkazów w rejestrach S2509-2512.

Spośród jedenastu definiowanych przez specyfikację rozkazów<sup>20</sup>, blok rozpoznaje na obecnym etapie pięć. Ich krótki opis przedstawiono w tabeli 6. Początkowo przewidywano jeszcze potrzebę obsługi rozkazu 'GET\_INTERFACE' umożliwiającego odczyt konfiguracji dodatkowego interfejsu, którego budowa nie okazała się być jednak potrzebna. Ponieważ alternatywny interfejs nie jest zgłaszany w opisie, rozkaz ten nie przychodzi i linia (*St\_GIntf*) jest nieużywana (w dalszym opisie została pominięta).

W tabeli i 7 zamieszczono krótki opis rozpoznawanych i wysyłanych przez blok **St\_DConf** typów opisów (deskrytorów)<sup>21</sup>. Typ żądanego przez komputer opisu zawarty jest starszym bajcie 'wValue'. Dwa najmłodsze bity tego bajtu (*B32(7)* i *B32(6)*) zostają pobrane i poprzez magistralę *Desc\_Type(1:0)* przesłane do bloku **St\_DConf** determinując w ten sposób rodzaj nadawanego opisu.

<sup>19</sup>Universal Serial Bus Specification, rev. 2.0, Tabela 9-2, s. 248

<sup>20</sup>Universal Serial Bus Specification, rev. 2.0, Tabela 9-3 i Tabela 9-4, s. 250-251

<sup>21</sup>Universal Serial Bus Specification, rev. 2.0, Tabela 9-5, s. 251

Nazwa rozkazu	Nazwa linii	Opis
'GET_STATUS'	<i>St_GStat</i>	Żądanie wysłania informacji o aktualnym statusie interfejsu bądź jednej z jego składowych.
'SET_ADDRESS'	<i>St_SAddr</i>	Nadanie unikalnego adresu interfejsu zamieszczonego w młodszej bajcie 'wValue'
'GET_DESCRIPTOR'	<i>St_GDesc</i>	Żądanie wysłania jednego z ośmiu typów opisu wyszczególnionych w tabeli 7
'GET_CONFIGURATION'	<i>St_GConf</i>	Żądanie wysłania informacji o ustawionej konfiguracji interfejsu
'SET_CONFIGURATION'	<i>St_SConf</i>	Wybór jednej z możliwych konfiguracji interfejsu poprzez podanie jej numeru w młodszej bajcie 'wValue'

Tabela 6: Rozkazy interpretowane przez blok **St\_Brqst**.

Rodzaj deskryptora	<i>Desc_Type(i)</i>		Opis
	1	0	
'DEVICE'	0	1	Opis interfejsu zawierający m.in. nazwę i typ, standard USB i ilość możliwych konfiguracji
'CONFIGURATION'	1	0	Opis wszystkich zadeklarowanych konfiguracji zawierający informację o samym interfejsie, jak i wszystkich jego składowych (bufory, itp.)
'STRING'	1	1	Tekst w formacie 'Unicode' wyświetlany w systemie operacyjnym jako opis interfejsu, lub deklaracja języka komunikatów (np. Angielski)

Tabela 7: Typy obsługiwanych deskryptorów.

Po zakończeniu odbioru pakietu rozkazów sygnał *Brqst\_WEna* przechodzi w stan niski, co jest wykrywane przez przerzutnik F2508, który w wyniku tego ustawia linię *Brqst\_Re* w stan wysoki. Informację o deklarowanym kierunku transmisji zawiera MSB bajtu 'bmRequestType', stąd zostaje ona pobrana z linii *B10(8)* rejestru S2512 i przekazana przez bramkę G2503, po zakończeniu odbioru danych, do maszyny stanów linią *Brqst\_Dir*. Oprócz tego, wysoki stan na linii *Brqst\_Re* umożliwia pracę dekoderni "4 do 16" D2513 zajmującemu się rozpoznawaniem rozkazów zawartych w, drugim z kolei, bajcie 'bRequest'. Ponieważ do zakodowania jedenastu rozkazów wystarczają cztery (młodsze) bity, tylko one są podpięte do wejść dekodera (linie *B10(7)*-*B10(4)*). Jeżeli rozkaz jest obsługiwany przez interfejs, stan wysoki jednej z wymienionych w tabeli 6 linii jest przenoszony przez bramkę G2506 na linię *Brqst\_Ok*, informując maszynę stanów o rozpoznaniu rozkazu. Informacja o otrzymaniu rozkazu zawierającego żądanie wysłania danych konfiguracyjnych jest przesyłana do bloku **St\_DConf** poprzez jedną z linii



*St\_GDesc*, *St\_GConf* lub *St\_GStat*. Stan wysoki linii *Brqst\_Re* jest utrzymywany do momentu wystawienia przez bramkę G2502 sygnału *SR\_CLR* kasującego przerzutnik F2508.

W przypadku opisu konfiguracji interfejsu (rozkaz 'GET\_DESCRIPTOR' o rodzaju 'CONFIGURATION') występują dwie możliwości - wysłania krótkiego, dziewięciobajtowego opisu zawierającego wyłącznie podstawowe informacje, lub długiego, 32-bajtowego z pełnym opisem interfejsu i jego składowych. Standardowo komputer żąda opisu krótkiego, deklarując jego długość w młodszym bicie bajtu 'wLength'. Po jego otrzymaniu ponawia żądanie, tym razem jako długość podając wartość zadeklarowaną na końcu krótkiego deskryptora (32 bajty w przypadku omawianego interfejsu). Rozpoznanie żądanej długości umożliwia sygnał *St\_ConfL* pobierający wartość z jedenastej komórki rejestru S2509, czyli szóstemu bitowi młodszego bajtu 'wLegth' (32 odpowiada liczbie binarnej 00100000B). Stąd stan wysoki tej linii informuje blok **St\_DConf** o konieczności przesłania długiego opisu konfiguracji.

Linie *Conf\_Id0* oraz *Conf\_Id1* wraz z bramką G2505 odpowiadają za poprawne rozpoznanie konfiguracji nadawanej rozkazem 'SET\_CONFIGURATION'. Numer wybranej przez komputer konfiguracji jest przesyłana w młodszym bajcie 'wValue'. Ponieważ interfejs posiada tylko jedną konfigurację, ona też powinna zostać wybrana poprzez przesłanie w tym bajcie wartości 00000001B. Stąd linia *Conf\_Id0* powinna znajdować się w stanie wysokim (LSB młodszego bajtu 'wValue'), zaś linia *Conf\_Id1* w niskim. Dekodowaniem takiego stanu zajmuje się bramka G2505, co w połączeniu ze stanem wysokim linii *St\_SConf* oznacza poprawne ustawienie konfiguracji numer 1, a, co za tym idzie, poinformowanie poprzez linię *Conf\_Set* bloku **St\_Enum** o przejściu interfejsu w stan skonfigurowania.

Unikalny adres interfejsu, nadawany rozkazem 'SET\_ADDRESS', zostaje przesłany przez komputer w młodszym bajcie 'wValue'. Jest stamtąd pobierany (linie *B32(15)-B32(8)* magistrali wyjściowej rejestru S2511) i przekazywany poprzez magistralę *Addr\_Set(7:0)* do bloku kontroli poprawności adresu **St\_Addr**, gdzie zostaje zapisany na narastającym zboczku sygnału *Addr\_W*. Sygnał ten jest tworzony poprzez przepuszczenie przez bramkę G2504 krótkiego impulsu *Brqst\_End* występującego na końcu protokołu konfiguracji. Warunkiem utworzenia sygnału *Addr\_W* jest wysoki stan linii *St\_SAddr* identyfikujący rozkaz nadania adresu. Pomimo że adres interfejsu jest siedmiobitowy, pobierany jest dodatkowo ósmy bit w celu uzgodnienia rozmiarów magistrali *Addr\_Set(7:0)* i wejścia *D[7:0]* rejestru S2002 w bloku **St\_Addr**. Jak wcześniej napisano<sup>22</sup>, bit ten jest pomijany.

## 7.8 Blok stanu enumeracji interfejsu (St\_Enum)


Na rysunku (48) przedstawiono schemat ideowy bloku zapisującego i przechowującego stan enumeracji interfejsu.

Ponieważ w trakcie projektowania uznano, że informacja o pierwszym etapie enumeracji, czyli stanie zasilania, nie jest potrzebna do pracy interfejsu, stan ten nie jest przechowywany. Sygnał podpięcia do magistrali (czyli przejście w stan niski linii *Dev\_Pow*) służy jedynie do skasowania wyższych stanów, które mogły zostać ustawione w sytuacji, gdy interfejs był już wcześniej skomunikowany z komputerem. Opadające zbocze sygnału *Dev\_Pow* powoduje wystawienie przez przerzutnik F2405 krótkiej szpilki na wyjściu *Q*, skąd zostaje ona przekazana przez bramkę G2402 na wejścia kasujące *CLR* przerzutników F2403 i F2404. Na drugie wejście bramki G2402 podany jest sygnał resetu magistrali *Dev\_Rst* przepuszczany przez bramkę G2401 do chwili przejścia interfejsu w stan skonfigurowania (linia *St\_EnConf* w stanie wysokim).

Przejście w stan zaadresowania następuje poprzez wykrycie przez przerzutnik F2403 zbocza narastającego na sygnale *Addr\_W*, zapisującym równocześnie nadany adres w bloku **St\_Addr**.

---

<sup>22</sup>Podrozdział 7.3 niniejszej pracy




Rysunek 48: Stan enumeracji interfejsu - schemat ideowy (**St\_Enum**).

W wyniku tego na linii *St\_EnAddr* zostaje ustawiona logiczna jedynka identyfikując stan zaadresowania interfejsu oraz zezwalając na pracę przerzutnika F2404 (wejście *CE*).

Sygnal o poprawnym ustawieniu konfiguracji interfejsu *Conf\_Set*, generowany przez blok **St\_Brqst**, powoduje wystawienie przez przerzutnik stanu wysokiego na linii *St\_EnConf*. Oznacza to przejście interfejsu w stan skonfigurowania i zakończenie procesu enumeracji USB.

## 7.9 Blok tworzenia nagłówków pakietów (**St\_Tx**)

Rysunek (49) przedstawia schemat ideowy pierwszego z bloków odpowiedzialnych za generację nadawanych pakietów - blok tworzenia nagłówka.



Rysunek 49: Tworzenie nagłówka nadawanych pakietów - schemat ideowy (**St\_Tx**).

Sygnalem do generacji pakietu jest wystawienie przez maszynę stanów **St\_FSM** logicznej jedynek na jednej z linii *Tx\_ACK*, *Tx\_NAK* lub *Tx\_RAM*. Stan wysoki którejkolwiek z w/w linii rozpoczynających nadawanie przesyłany jest przez bramkę G2706 na wejście bramki G2707. Jeśli magistrala jest w stanie spoczynku (stan wysoki *Bus\_Idle*) oraz nie rozpoczęto jeszcze nadawania pakietu (*Tx\_Stack* w stanie niskim), bramka G2707 wystawia sygnał zezwalający licznikowi C2710 na zliczanie kolejnych taktów sygnału zegarowego *CLK\_10*. Ponieważ interfejs musi zapewnić przerwę o długości od 3 do 7 taktów zegara pomiędzy odbieranym a nadawanym pakietem<sup>23</sup>, zaś po ustawieniu sygnału *Bus\_Idle* w stan wysoki Transceiver odbiera jeszcze dwa bity sygnału SE0, zdecydowano się zliczać osiem taktów zegara *CLK\_10* przed rozpoczęciem nadawania (2 bity SE0 plus sześć taktów przerwy). Po ósmym zboczku zegara licznik C2710 ustawia w stan wysoki linię *Tx\_Stack* blokując samemu sobie możliwość dalszej pracy oraz informując Transceiver o konieczności rozpoczęcia generacji preambuły. Z chwilą zakończenia generacji Transceiver wystawia linię *Tx\_ENA* w stan wysoki informując o gotowości do pobierania wysyłanych przez stos danych.

Nagłówki pakietów zostały zapisane w pamięci ROM R2712 o rozmiarze 32 słów jednobitowych. Odczyt pamięci, podobnie jak pamięci RAM zastosowanej w bloku **St\_RAM64**, polega na podaniu na wejścia *A0-A4* adresu bitu, który wystawiany jest na wyjściu *O*. Pamięć podzielono na cztery banki zawierające cztery ośmiobitowe nagłówki. Wybór właściwego banku polega na podaniu na dwa najstarsze bity adresowe *A3* i *A4* pamięci odpowiedniej kombinacji sygnałów sterujących. Do wejścia *A4* podpięto bezpośrednio sygnał *Tx\_RAM*, zaś do *A3* linię *RAd\_3* będącą wyjściem multiplexera M2711. Do jego wejść dołączono sygnały *Tx\_NAK* oraz identyfikator pakietu *Data\_Id*, zaś do linii wyboru ponownie *Tx\_RAM*, uzyskując łącznie działanie przedstawione w tablicy prawdy 8.

Wejścia multiplexera M2711			Adres banku		Zawartość banku	Typ i podtyp nagłówek
<i>Tx_NAK</i>	<i>Data_Id</i>	<i>Tx_RAM</i>	<i>A4</i>	<i>A3</i>		
0	X	0	0	0	D2H = 11010010B	'Handshake ACK'
1	X	0	0	1	5AH = 01011010B	'Handshake NAK'
X	0	1	1	0	C3H = 11000011B	'Data DATA0'
X	1	1	1	1	4BH = 01001011B	'Data DATA1'

Tabela 8: Tablica prawdy wyboru banku pamięci.

Odczyt i przesłanie do Transceiver-a wybranego w ten sposób nagłówka polega na zaadresowaniu kolejnych ośmiu bitów banku przez podanie na wejścia adresowe *A0-A3* pamięci R2712 wartości od 000B do 111B (zero do siedem dziesiętnie). Adresowaniem pamięci zajmuje się licznik C2709. Sygnał zezwalający na zwiększanie adresu sygnałem zegarowym *CLK\_10* pobierany jest z wyjścia bramki G2708. Wystawia ona logiczną jedynekę jeśli rozpoczęto nadawanie pakietu (stan wysoki *Tx\_Stack*), Transceiver zasygnalizował pobieranie danych (*Tx\_ENA*), a generacja nagłówka nie została jeszcze zakończona (*Pid\_End* w stanie niskim). Na początku nadawania na wszystkich wyjściach licznika znajdują się zera logiczne i pamięć R2712 wystawia na linię *Tx\_PID* pierwszy bit wybranego nagłówka. Sygnał *Tx\_PID* przekazany jest przez blok **St\_TxMux** do Transceiver-a, który pobiera jego wartość na sygnale zegarowym *CLK\_8*<sup>24</sup>. Dzięki temu, że zwiększenie wartości adresu następuje zegarem *CLK\_10*, kolejny bit nagłówka

<sup>23</sup>Universal Serial Bus Specification, rev. 2.0, rozdz. 7.1.18.1, s. 168

<sup>24</sup>Podrozdział 5.5 niniejszej pracy




jest wystawiany przez ROM R2712 już po odczycie poprzedniego przez Transceiver. Osiągnięcie przez licznik C2709 wartości 1000B oznacza zakończenie generacji nagłówka, co jest sygnalizowane stanem wysokim linii *Pid\_End*.

Ponieważ pakiety typu 'Handshake' zawierają tylko nagłówek, wraz z chwilą jego wysłania powinno zakończyć się nadawanie pakietu. Zapewniają to bramki G2702 i G2704, przenosząc stan wysoki sygnału *Pid\_End* na linię *Tx\_End*, pod warunkiem, że wysyłanym pakietem był 'Handshake' (jedna z linii *Tx\_ACK* lub *Tx\_NAK* w stanie wysokim), o czym informuje bramka G2701. Stan wysoki linii *Tx\_End* powoduje skasowanie zawartości liczników C2709 i C2710, powodując przejście w stan niski linii *Pid\_End* oraz *Tx\_Stack*, co informuje Transceiver o końcu nadawania. Dodatkowo stan linii *Tx\_End* wykorzystywany jest w maszynie stanów **St\_FSM** do skasowania wystawionego stanu nadawania.

Jeżeli nadawany jest pakiet danych (linia *Tx\_RAM* w stanie wysokim), sygnał *Pid\_End* jest przenoszony przez bramkę G2708 na linię *Buf\_Tx\_Ena* stanowiąc rozkaz rozpoczęcia pracy dla kolejnych bloków generujących dane i sumę kontrolną. Informacja o zakończeniu generacji przekazywana jest stanem wysokim linii *CRC\_End*, umożliwiając bramkom G2703 i G2704 wystawienie sygnału kończ pracy nadajnika *Tx\_End*.

## 7.10 Blok łączenia fragmentów nadawanych pakietów (**St\_TxMux**)

Na rysunku (50) przedstawiono schemat ideowy bloku odpowiedzialnego za połączenie poszczególnych części pakietu danych w jedną całość. Dodatkowym zadaniem realizowanym przez blok jest konwersja danych obieranych z bufora wejściowego magistralą *St\_TxData(7:0)* w postaci równoległej na postać szeregową, wymaganą przez Transceiver.



Rysunek 50: Schemat ideowy bloku łączenia fragmentów nadawanego pakietu (**St\_TxMux**).

Nadawane dane są podłączone do Transceiver-a poprzez linię *Tx\_Data*. W pierwszej fazie pracy multiplexser M2806 przepuszcza na nią nagłówek pakietu, generowany przez **St\_Tx** i

przesyłany do bloku linią *Tx\_PID*. Przejście linii *Buf\_Tx\_Ena* w stan wysoki oznacza zakończenie generacji nagłówka i rozpoczęcie nadawania danych z bufora wejściowego bądź, w przypadku trwającego protokołu konfiguracji, z bloku generacji danych informacyjnych **St\_DConf**. Dzieje się tak, gdy wystąpi stan wysoki sygnału *Set\_Data*, tworzony przez bramkę G2801 ze stanu wysokiego na liniach *Set\_Ena* lub *Set\_End*. Stan wysoki linii *Set\_Data* przełącza multiplexer M2804 na odbiór danych z linii *Tx\_DConf*, którą są one przesyłane z bloku **St\_DConf**. Z wyjścia multiplexera M2804 dane są przesyłane równoległe linią *Tx\_CRCData* na wejście multiplexera M2805 oraz do bloku obliczającego cykliczny kod nadmiarowy **St\_TxCRC**. Jeden z sygnałów *TxRAM\_End* i *DConf\_End*, oznaczających zakończenie pracy przez, odpowiednio, bufor wejściowy **St\_Buff** i generator opisów **St\_DConf**, jest przekazywany na linię *Buf\_Tx\_End* przez multiplexer M2807 w zależności od stanu linii *Set\_Data*. Do czasu zakończenia pracy jednego z w/w bloków linia *Buf\_Tx\_End* pozostaje w stanie niskim, dzięki czemu multiplexer M2805 przepuszcza dane z linii *Tx\_CRCData* na wejście multiplexera M2806. Ponieważ linia *Buf\_Tx\_Ena* znajduje się w stanie wysokim, dane są wystawiane przez multiplexer M2806 na linię *Tx\_Data* i zostają przesłane do Transceiver-a. Z chwilą zakończenia pracy przez **St\_Buff** lub **St\_DConf** w stan wysoki przechodzi linia *Buf\_Tx\_End* nakazując blokowi **St\_TxCRC** nadanie obliczonego cyklicznego kodu nadmiarowego. Kod zostaje przesłany linią *Tx\_CRC* i przekazany wysokim stanem *Buf\_Tx\_End* na wyjście multiplexera M2805 skąd, podobnie jak wcześniej dane, jest przesyłany do Transceiver-a.

W przypadku odbioru danych z bufora wejściowego **St\_Buff**, niski stan na linii *Set\_Data* wraz z wysokim stanem sygnałów *Buf\_Tx\_Ena*, zezwalającego na nadawanie danych, oraz *Tx\_ENA*, informującego o gotowości Transceiver-a do ich odbioru, wystawia przez bramkę G2802 sygnał zezwalający na pracę licznika C2803 i multiplexera M2808. Bajt danych przesyłany magistralą *St\_TxData(7:0)* z bufora wejściowego **St\_Buff** jest podawany na wejścia *D0-D7* multiplexera M2808. Licznik C2803, poprzez wyjścia *Q0-Q3*, wybiera kolejne bity bajtu danych, zwiększając numer bitu na zboczu sygnału zegarowego *CLK\_10*. Ze względu na zabieg "skrzyżowania" magistral danych<sup>25</sup> w bloku pamięci **St\_RAM64**, LSB bajtu znajduje się na linii *St\_TxData(7)* magistrali danych. Zgodnie z kierunkiem transmisji bajtów magistralą USB, bit ten powinien zostać wysłany jako pierwszy, dlatego też linia *St\_TxData(7)* została podłączona do wejścia *D0*, wybieranego przez licznik C2803 w pierwszej kolejności. Dane z wyjścia *O* multiplexera M2808 są przesyłane linią *TxSData* poprzez multiplexery M2804, M2805 i M2806, sterowane odpowiednimi poziomami sygnałów, na linię *Tx\_Data* skąd są pobierane przez Transceiver.

Ponieważ pierwszy bajt danych jest wystawiany na magistralę *St\_TxData(7:0)* od razu po zakończeniu zapisu bloku pamięci bufora wejściowego, zaś LSB tego bajtu jest wybierane stanem początkowym 000B wyjść *Q0-Q3* licznika C2803, bit ten jest gotowy do nadania od razu po wystąpieniu sygnału zezwolenia z bramki G2802. Pobranie wartości bitu przez Transceiver następuje na zboczu zegara *CLK\_8*<sup>26</sup>, przed wystąpieniem zbocza *CLK\_10* zwiększającego wskazanie licznika C2803, co zmienia wybierany przez multiplexer M2808 bit na wyższy. Po osiągnięciu przez licznik C2803 adresu 1000B, stan wysoki wyjścia *Q3* powoduje skasowanie wartości licznika i wybór przez multiplexer M2808 ponownie najmłodszego bitu. Równocześnie wysoki stan wyjścia *Q3* jest przenoszony poprzez linię *CLK\_Tx* do bloku bufora wejściowego **St\_Buff** powodując zwiększenie adresu pamięci i przesłanie magistralą *St\_TxData(7:0)* kolejnego bajtu danych, którego LSB jest przekazywany do Transceiver-a poprzez ustawiony w stan początkowy multiplexer M2808. Osiągnięcie końcowego adresu bloku pamięci bufora wejściowego jest sygnalizowane stanem wysokim linii *TxRAM\_End*, co kończy procedurę nadawania danych oraz, po przesłaniu przez blok **Tx\_CRC** sumy kontrolnej, całą transmisję nadawczą.

---

<sup>25</sup>Podrozdział 7.4 niniejszej pracy

<sup>26</sup>Podrozdział 5.5 niniejszej pracy



Rysunek (51) przedstawia schemat ideowy bloku generującego dane informacyjne stanowiące odpowiedzi na żądania<sup>27</sup> przesłane przez komputer w bloku rozkazów protokołu konfiguracji. Odpowiednie opisy interfejsu i jego konfiguracji zawarto w blokach pamięci ROM R2619, R2620 i R2622.

Generacja danych odbywa się poprzez podanie na wejścia adresowe  $A0-Ai$ , gdzie  $i$  zależy od ilości słów pamięci, adresu kolejnego bitu odczytywanego z wyjścia  $O$  danego bloku ROM. Za adresowanie pamięci odpowiada licznik C2612 zwiększający adres na zboczu sygnału zegara  $CLK_{10}$  po otrzymaniu zezwolenia ze strony bramki G2601. Wystawia ona sygnał wysoki w czasie, gdy linie zezwalająca na generację danych  $Buf_{tx\_Ena}$  oraz informująca o gotowości Transceiver-a do ich odbioru  $Tx\_ENA$  znajdują się w stanie wysokim, zaś sygnał zakończenia generacji danych informacyjnych  $ROM\_End$  w niskim. Licznik C2612 jest ustawiany w stan początkowy krótkim impulsem dodatnim  $Dconf\_CLR$ , generowanym przez przerzutnik F2610 na narastającym zboczu sygnału  $Tx\_RAM$  oznaczającym rozpoczęcie tworzenia pakietu danych.

W pamięci ROM R2619 zapisano 18-bajtowy deskryptor typu 'DEVICE', zawierający podstawowy opis interfejsu. Opis znaczenia tego deskryptora zawarto w tabeli 9.

Numer bajtu	Wartość bajtu	Znaczenie
1	12H	Długość deskryptora - 18 bajtów
2	01H	Typ deskryptora - 'DEVICE'
4,3	0110H	Standard specyfikacji USB - 1.10 (Full-Speed)
5	00H	Klasa interfejsu. 0 = określana deskryptorem konfiguracji
6	00H	Podklasa interfejsu. 0 gdy klasa interfejsu ma wartość 0
7	00H	Protokół obsługi interfejsu. 0 jw.
8	40H	Maksymalny rozmiar pakietu danych kontrolnych - 64 bajty
10,9	04E8H	Kod producenta - Samsung Electronics Co., Ltd
12,11	326CH	Wewnętrzny kod produktu producenta (bez znaczenia)
14,13	0100H	Wersja rozwojowa interfejsu - 1.00
15	00H	Indeks deskryptora 'STRING' z nazwą producenta - 0 = brak
16	00H	Indeks deskryptora 'STRING' z nazwą interfejsu - jw.
17	00H	Indeks deskryptora 'STRING' z numerem seryjnym - jw.
18	01H	Ilość możliwych konfiguracji - 1

Tabela 9: Deskryptor podstawowego opisu interfejsu.

Uzyskanie własnego kodu producenta nie było możliwe ze względu na wysokie koszty takiej procedury. Ponieważ wystąpiły trudności z uzyskaniem dostępu do bazy kodów procentów tak, by było możliwe zgłoszenie interfejsu w sposób bardziej odpowiadający rzeczywistości (np. jako firma Xilinx, klasa (określana w deskryptorze konfiguracyjnym) - interfejs wymiany danych), na potrzeby testów przepisano kody producenta i typu interfejsu z deskryptora drukarki jednego z autorów pracy. W końcowej wersji interfejsu, wykonanej poza ramami pracy inżynierskiej, wpisy te zostaną zmienione.

<sup>27</sup>Tabela 6, podrozdział 7.7 niniejszej pracy

W pamięci ROM R2621 zawarto 4-bajtową deklarację użycia języka angielskiego jako języka opisów tekstowych interfejsu na potrzeby komunikatów systemu operacyjnego. Znaczenie poszczególnych bajtów deklaracji przedstawiono w tabeli 10.

Numer bajtu	Wartość bajtu	Znaczenie
1	04H	Długość deklaracji - 4 bajty
2	03H	Typ deskryptora - 'STRING'
4,3	0409H	Język opisów - Angielski(Stany Zjednoczone)

Tabela 10: Deklaracja języka opisów tekstowych interfejsu.

Blok pamięci B2622 zawiera dwie różne, dwubajtowe odpowiedzi na żądanie przedstawienia aktualnie ustawionej konfiguracji interfejsu. Pamięć podzielono na dwa banki wybierane linią *St\_EnConf*, podłączoną do najstarszego bitu adresowego pamięci *A4*. Stan niski tej linii, sygnalizujący trwający proces enumeracji wybiera dwa młodsze bajty (pierwszy bank), stan wysoki - dwa starsze (bank drugi). Znaczenie obu odpowiedzi przedstawiono w tabeli 11.

Numer banku	Numer bajtu	Wartość bajtu	Znaczenie
1	1	02H	Długość odpowiedzi - 2 bajty
1	2	00H	0 - nie ustawiono konfiguracji (trwa enumeracja)
2	1	H	Długość odpowiedzi - 2 bajty
2	2	H	Ustawiono konfigurację numer 1

Tabela 11: Informacja o ustawionej konfiguracji interfejsu.

W bloku ROM R2620 zawarto 32-bajtowy deskryptor typu 'CONFIGURATION' zawierający pełny opis konfiguracji interfejsu i jego składowych. Opis znaczenia tego deskryptora przedstawiono w tabeli 12.

Odpowiedzią interfejsu na żądanie przedstawienia statusu są dwa bajty zawierające same zera<sup>28</sup>. Z tego względu nie umieszczono piątego bloku ROM, lecz podłączono odpowiadające temu żądaniu wejście *D0* multiplexera M2618 na stałe do masy.

Podczas pracy licznika C2612 adres jest podawany równolegle do wszystkich bloków ROM, przez co wystawiają one równocześnie zawartość odpowiednich komórek pamięci na wyjścia *O*. Wybór odpowiedniego wyjścia, a, co za tym idzie, rodzaju generowanej odpowiedzi, umożliwiają multiplexery M2617 i M2618. Sygnał zezwalający na ich pracę *DConf\_MEna*, tworzony jest przez bramkę G2604 na podstawie stanu wysokiego jednej z linii przekazujących rozpoznane przez *St\_Brqst* żądanie. Bramki G2602 i G2063 tworzą koder "4 do 2" pracujący zgodnie z tablicą prawdy przedstawioną w tabeli 13.

<sup>28</sup>Universal Serial Bus Specification, rev. 2.0, rozdz. 9.4.5, s. 254

Numer bajtu	Wartość bajtu	Znaczenie
Podstawowy opis interfejsu		
1	09H	Długość pierwszej części opisu - 9 bajtów
2	02H	Typ deskryptora - 'CONFIGURATION'
4,3	0020H	Całkowita długość opisu - 32 bajty
5	01H	Ilość interfejsów - 1
6	01H	Ilość możliwych konfiguracji - 1
7	00H	Indeks deskryptora 'STRING' z opisem konfiguracji - 0 = brak
8	80H	Interfejs zasilany z magistrali USB
9	FAH	Maksymalny pobór prądu - 500mA
Opis konfiguracji interfejsu		
1	09H	Długość opisu konfiguracji interfejsu - 9 bajtów
2	04H	Typ deskryptora - opis konfiguracji interfejsu
3	00H	Numer interfejsu - 0
4	00H	Ilość alternatywnych konfiguracji - 0
5	02H	Ilość buforów - 2
6	07H	Klasa interfejsu - urządzenie drukujące
7	01H	Podklasa interfejsu - drukarka
8	02H	Protokół wymiany danych - dwukierunkowy
9	00H	Indeks deskryptora 'STRING' z opisem interfejsu - 0 = brak
Opis konfiguracji bufora wejściowego danych		
1	07H	Długość opisu konfiguracji bufora wejściowego- 7 bajtów
2	05H	Typ deskryptora - opis konfiguracji bufora
3	02H	Numer i typ bufora - 2, nadawanie danych do komputera
4	02H	Typ protokołu transmisji - 'Bulk'
6,5	0040H	Rozmiar bufora - 64 bajty
7	01H	Możliwość odrzucania pakietów danych - tak
Opis konfiguracji bufora wyjściowego danych		
1	07H	Długość opisu konfiguracji bufora wyjściowego- 7 bajtów
2	05H	Typ deskryptora - opis konfiguracji bufora
3	83H	Numer i typ bufora - 3, odbiór danych z komputera
4	02H	Typ protokołu transmisji - 'Bulk'
6,5	0040H	Rozmiar bufora - 64 bajty
7	01H	Możliwość odrzucania pakietów danych - tak

Tabela 12: Deskryptor pełnego opisu konfiguracji interfejsu.



-	Wejścia bramek			Sygnały wyjściowe	
	<i>St_GStat</i>	<i>St_GDesc</i>	<i>St_GConf</i>	<i>St_GIntf</i>	<i>DConf_M01</i>
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

Tabela 13: Tablica prawdy kodera "4 do 2" (G2602 i G2603).

Sygnały *DConf\_M00* i *DConf\_M01*, doprowadzone do wejść wybierających multipleksera M2618 umożliwiają mu przepuszczenie odpowiedzi, kolejno, o statusie interfejsu (stały stan niski), opisu interfejsu (o typie wybranym przez multiplekser M2617), oraz o stanie konfiguracji interfejsu (z pamięci R2622). Na podstawie kombinacji stanów linii magistrali *Desc\_Type(1:0)*<sup>29</sup> multiplekser M2617 wybiera odpowiedni rodzaj deskryptora - typu 'DEVICE' z pamięci R2519, 'CONFIGURATION' z R2620 oraz 'STRING' z R2621. Wybrane w wyżej opisany sposób dane są przekazywane z wyjścia multipleksera M2618 do bloku **St\_TxMux** linią *Tx\_DConf*.

Ponieważ każdy z opisów ma inną długość, podobną konstrukcję multiplekserów musiano zastosować w celu uzyskania sygnału *ROM\_End* informującego o zakończeniu generacji danych informacyjnych, czyli o odczycie całości zapisanych w danej pamięci ROM danych. Multiplekser M2616, odpowiadający M2618, wystawia stan wysoki na wyjściu po osiągnięciu przez licznik C2612 wartości będącej adresem o jeden wyższym od adresu ostatniego bitu danego deskryptora. Dla dwubajtowych (czyli szesnastobitowych) deskryptorów statusu (wejście *D0* multipleksera M2616) i ustawionej konfiguracji (*D2*) sygnałem tym będzie stan wysoki na piątym bicie *Ad(4)* magistrali licznika (10000B = 16). Długość opisu interfejsu, na podstawie jego typu, wybiera multiplekser M2615 (analog M2617). Dla deklaracji języka ('STRING', wejście *D3*) długości 4 bajtów (32 bitów) koniec zapisu sygnalizuje stan wysoki szóstego bitu *Ad(5)* magistrali licznika (100000B = 32). Ponieważ opis konfiguracji (wejście *D2* multipleksera M2615) ma zmienną długość, zależną od wartości zadeklarowanej w rozkazie<sup>30</sup>, a przesyłanej do bloku linią *St\_ConfL*, sygnał zakończenia jest wybierany przez multiplekser M2614 z linii *End\_DConfS* (dla deskryptora krótkiego, 9-bajtowego) i *End\_DConfL* (dla długiego, 32-bajtowego). Sygnał *End\_DConfS* jest tworzony przez bramkę G2608 na postawie wysokiego stanu czwartego (*Ad(3)*) i siódmego (*Ad(6)*) bitu magistrali licznika C2612, co odpowiada liczbie 1001000B = 72, czyli ośmiu bitom. Ponieważ sygnał *End\_DConfL* powinien odpowiadać liczbie 32 \* 8 = 256, czyli 100000000B, wymagałoby to pobrania stanu wysokiego z nieistniejącego, dziewiątego bitu licznika. Zamiast tego zastosowano przerzutnik F2611 wystawiający stan wysoki na linię *End\_DConfL* w chwili przejścia magistrali licznika C2612 ze stanu 1111111B = 255 (stan wysoki na wyjściu bramki G2607) do 00000000B (stan niski). Stan przerzutnika F2612 kasowany jest sygnałem *Dconf\_CLR*. Podobna sytuacja, o czym wcześniej nie wspomniano, występuje dla deskryptora typu 'DEVICE', zawierającego podstawowy opis interfejsu. Pełne 18 bajtów wysyłane jest dopiero w stanie zaadresowania interfejsu (linia *St\_EnAddr* w stanie wysokim). Wcześniej, przed przypisaniem adresu przez komputer, wysyłane powinno być jedynie pierwsze osiem bajtów deskryptora. Zapewnia to multiplekser M2613 podający na wejście *D2* multipleksera M2615 odpowiadające temu typowi opisu właściwy sygnał końca odczytu. Dla krótkiego deskryptora (wejście *D0* M2613) jest to siódmy bit *ad(6)* magistrali licznika C2612, odpowiadający adresowi 1000000B = 64 (czyli ośmiu bajtom). Sygnał końca 18-bajtowego deskryptora,


<sup>29</sup>Tabela 7, podrozdział 7.7 niniejszej pracy

<sup>30</sup>Podrozdział 7.7 niniejszej pracy

*End\_DDevL* jest tworzony przez bramkę G2609 przy wysokim stanie piątego (*Ad(4)*) i ósmego (*Ad(7)*) bitu magistrali licznika C2612, co odpowiada liczbie 10010000B=144, czyli 18 bajtom.

Sygnal zakończenia generacji danych *ROM\_End* jest przesyłany przez bramkę G2606 na linię *DConf\_End*, którą trafia do bloku łączącego części pakietu *St\_TxMux*. Drugą możliwością ustawienia sygnału *DConf\_End* jest generacja pakietu 'Data zero length' przy procedurze kończącej protokół konfiguracji. Wówczas linia *Set\_End* znajduje się w stanie wysokim, co natychmiast po wystawieniu logicznej jedynki na linii *Buf\_Tx\_Ena* jest przesyłane przez bramki G2605 i G2606 na linię *DConf\_End*. W ten sposób omijana jest generacja danych i utworzony zostaje pakiet o zerowej ich długości, czyli 'Data zero length'

## 7.12 Blok obliczania sumy kontrolnej CRC pakietów nadawanych (St\_TxCRC)



Rysunek 52: Schemat ideowy bloku obliczania CRC pakietów nadawanych (St\_TxCRC).

Na rysunku (52) przedstawiono schemat bloku obliczającego cykliczny kod nadmiarowy dla danych wychodzących. Algorytm obliczania tego kodu jest taki sam, jak w przypadku bloku *St\_RxCRC*<sup>31</sup>. Na narastającym zboczach sygnału rozpoczęcia transmisji *Tx\_RAM* przerzutnik F2306 ustawia stan wysoki na wyjściu *Q* kasując zawartość licznika C2309 i umożliwiając przerzutnikowi F2307 wystawienie stanu wysokiego na linii *CRCT\_Reset* na zboczach sygnału zegarowego *CLK\_6*. Stan wysoki linii *CRCT\_Reset* ustawia przez bramkę G2302 zezwolenie dla rejestru przesuwającego S2310 na przepisaniu zawartości magistrali wyjściowej *CRC\_SrL(15:0)* bloku *CRC\_Div* na zboczach sygnału zegarowego *CLK\_10*. Magistrala ta, ze względu na stan linii *CRCT\_Reset*, zawiera same jedynki na wszystkich bitach, ładując wstępnie rejestr S2310.

<sup>31</sup>Podrozdział 7.2 niniejszej pracy



Równocześnie przerzutnik F2308 na tym samym zboczcu *CLK\_10* generuje krótki impuls kasujący przerzutniki F2306 i F2307.

Bramka G2303 wystawia sygnał zezwolenia na pracę rejestru S2310 wtedy, gdy generowane są dane stanowiące treść pakietu (linie *Buf\_Tx\_Ena* i *Tx\_ENA* w stanie wysokim). Dane te, poprzez linię *Tx\_CRCData* są przekazywane do bloku **CRC\_Div**, gdzie są porównywane z najstarszym bitem rejestru. Na podstawie porównania podejmowana jest decyzja o załadowaniu (sygnał *SrT\_Load* w stanie wysokim) rejestru S2310 wynikiem dzielenia jego zawartości przez wielomian generacyjny (dokładny opis tej procedury znajduje się w podrozdziale 7.2 niniejszej pracy). Ponieważ interfejs nie generuje pakietów typu 'Token', wejście *CRC\_Type* bloku **CRC\_Div** jest na stałe podpięte do stanu wysokiego, co oznacza obliczanie szesnastobitowego kodu CRC16 dla pakietów typu 'Data'. Bramka G2301 blokuje sygnał ładowania *SrT\_Load* w sytuacji, gdy generowany jest nagłówek pakietu (linia *Buf\_Tx\_Ena* w stanie niskim) lub gdy zakończyło się nadawanie danych (linia *Buf\_Tx\_End* w stanie wysokim).


Otrzymanie sygnału zakończenia generacji danych przez bufor wejściowy **St\_Buff** lub generator opisów **St\_DConf** oznacza, że pozostały w rejestrze S2310 wynik obliczeń cyklicznego kodu nadmiarowego powinien zostać, po zanegowaniu, przesłany linią *Tx\_CRC* w celu dołączenia na koniec tworzonego pakietu. Ponieważ na linię *Tx\_CRC* wystawiany jest poprzez inwerter I2305 najstarszy bit *CRC\_Rest(15)* magistrali wyjściowej rejestru S2310, pierwszy bit kodu, pobierany przez Transceiver na zboczcu sygnału zegarowego *CLK\_8*<sup>32</sup> jest gotowy do transmisji natychmiast po zakończeniu generacji danych przez poprzednie bloki (wyjątkowo cykliczny kod nadmiarowy jest transmitowany w kolejności MSB → LSB). Zbocze zegara *CLK\_10*, nadchodzące tuż po *CLK\_8*, przesuwa zawartość rejestru S2310 o jedną komórkę w przód, wystawiając tym samym negację kolejnego bitu cyklicznego kodu nadmiarowego na linię *Tx\_CRC*. Za przesłanie dokładnie szesnastu bitów kodu odpowiada licznik C2309 zliczający takty zegara *CLK\_10* przesuujące kod nadmiarowy w komórkach rejestru. Sygnał zezwolenia jest tworzony bramką G2304 z sygnału zakończenia transmisji danych *Buf\_Tx\_End* i sygnału informującego o możliwości pobierania danych przez Transceiver *Tx\_ENA*. Wystawienie stanu wysokiego na piątym bicie *CRC\_Bits(4)* magistrali wyjściowej licznika, odpowiadające wartości 10000B=16, oznacza szesnastokrotne przesunięcie zawartości rejestru S2310 i wystawienie wszystkich bitów cyklicznego kodu nadmiarowego na linię *Tx\_CRC*. Sygnał ten jest przesyłany linią *CRC\_End* do bloku **St\_Tx**, który na jego podstawie kończy generację i nadawanie kompletnego pakietu danych.

---

<sup>32</sup>Podrozdział 5.5 niniejszej pracy

## 8 Zewnętrzny układ wykonawczy

Celem pracy było zbudowanie takiego interfejsu USB, aby był w całości wykonany wewnątrz struktury układu programowalnego (FPGA) i zawierał tylko bezwzględnie konieczne do działania elementy zewnętrzne. Po wielu testach powstał dodatkowy układ zewnętrzny wyposażony w najpotrzebniejsze podzespoły. Widok tego dodatkowego modułu przedstawiono na rysunku (53). Głównym jego zadaniem jest dopasowywanie parametrów sygnału przy transmisji między komputerem a układem programowalnym, możliwość odłączenia płytki od komputera (bez wyjmowania kabla USB) i wykrycie czy kabel USB jest wpięty do komputera. Po późniejszych testach moduł wykonawczy został wyposażony w stabilny generator kwarcowy, dostarczający przebiegu prostokątnego o częstotliwości  $16\text{MHz} \pm 0,25\%$  oraz diody sygnalizujące stan pracy nadajnika i obecność zasilania na porcie USB (włączenie wtyczki do portu).




Rysunek 53: Schemat ideowy zewnętrznego układu wykonawczego

Złącza GP1 i GP2 tworzą razem gniazdo o wymiarach 2x5 styków zapewniające połączenie układu wykonawczego z płytką na której znajduje się programowalny układ logiczny (FPGA). Za pomocą tego złącza cała płytka może być zasilana z komputera (dzięki zworkie pwr). Sygnał z buforów wyjściowych układu FPGA trafia na układ U1 (74HC244). Jest to ośmiobitowy bufor trójstanowy (8 pojedynczych buforów w jednej obudowie), podłączony w sposób umożliwiający obustronną propagację sygnałów. Układ scalony U1 zawiera dwie grupy buforów, z których każda ma osobny sygnał zezwalający (sygnały 1G i 2G). Dzięki temu połączono wejścia jednej grupy buforów z wyjściami drugiej grupy i uzyskano dwa kanały do dwukierunkowego przesyłania danych. Jako sterowanie kierunkiem przepływu wykorzystano komplementarny sygnał na liniach 1G i 2G ( $1G = \overline{2G}$ ), generowany za pomocą układu FPGA. Użycie dodatkowego układu buforującego (U1) jest konieczne ze względu na parametry sygnału, jakie muszą być zapewnione. Sam układ programowalny generuje zbyt szybkie zbocza sygnału, które nie mieszczą się w założeniach przewidzianych w specyfikacji USB, natomiast układ 74HC244 posiada gwarantowane parametry sygnału trafiające dokładnie w środek stawianych wymagań.


Rezystory R1 i R2 zapewniają prawidłowe warunki pracy na magistrali USB, ustalając wartość prądu mieszczącą się w koniecznych wymaganiach magistrali. Sygnał danych wprowadzony jest na gniazdo typu B, będące jednym ze standardów wśród urządzeń pracujących na USB. Aby opisywane urządzenie mogło zostać poprawnie rozpoznane na magistrali jako nowe urządzenie pracujące w trybie Full-Speed, wymagane jest dołączenie rezystora podciągającego linię danych D+ do napięcia +3.3V. Rolę tę pełni rezystor R3, jednak został on dołączony do napięcia zasilającego za pomocą obwodu z tranzystorem T1 i dodatkowymi rezystorami R4 i R5. Taki sposób podłączenia umożliwia odpięcie urządzenia od magistrali USB w dowolnym momencie za pomocą stanu logicznego na bazie tranzystora T1. Gdy układ FPGA wystawi za pośrednictwem rezystora R4 stan niski na bazie T1, to urządzenie zostanie podłączone, natomiast ustawienie stanu wysokiego odłączy urządzenie. Gdyby automatyczne odłączanie urządzenia stało się niepotrzebne, można na stałe dołączyć rezystor R3 za pomocą zworki dev\_on.

Tranzystor T2 oraz rezystory R7, R8 i R9 tworzą prosty obwód umożliwiający wykrycie, czy do modułu wykonawczego jest podłączone napięcie za pośrednictwem kabla USB (czy moduł jest włączony do komputera). Ma to znaczenie, gdy płytką z układem FPGA nie jest zasilana za pośrednictwem modułu wykonawczego bezpośrednio z komputera, a posiada swój własny zasilacz. O podłączeniu kabla USB do komputera świadczy stan niski na kolektorze tranzystora T2.

Płytką drukowaną została zaprojektowana jako jednowarstwowa ze względu na prostotę układu. Ścieżki przedstawiono na rysunku (54) a schemat montażowy na rysunku (55).



Rysunek 54: Rysunek płytki układu wykonawczego




Rysunek 55: Schemat montażowy układu wykonawczego

## 9 Testowanie i analiza działania interfejsu USB

Zaprojektowanie interfejsu komunikacyjnego nie byłoby możliwe bez dodatkowych programów i urządzeń, które stworzono w czasie pracy nad właściwym projektem. Na szczególną uwagę zasługują program do obliczania cyklicznego kodu nadmiarowego (CRC) i analizator stanów logicznych zbudowany w oparciu o mikrokontroler ATMEGA162<sup>33</sup>.

### 9.1 Program do obliczania kodu CRC (CRCCalc)

Program CRCCalc napisano w darmowej wersji *C + Builder6*<sup>34</sup>. Jego zadaniem jest obliczanie cyklicznego kodu nadmiarowego<sup>35</sup> (CRC) z danych (D) na podstawie podanego wielomianu generacyjnego (W), lub sprawdzanie poprawności pakietu danych pod względem zgodności CRC. Na rysunku (56) przedstawiono wygląd programu.



Rysunek 56: Wygląd programu liczącego CRC

Program był szczególnie przydatny w początkowej fazie projektowania, gdy bloki logiczne liczące i analizujące kod CRC nie były jeszcze gotowe, a konieczna była analiza poprawności otrzymywanych danych.

### 9.2 24-bitowy analizator stanów logicznych

Bardzo przydatnym urządzeniem, wykorzystywanym przez cały czas projektowania interfejsu USB, jest 24-bitowy analizator stanów logicznych. Zbudowano go w oparciu o mikrokontroler jednocukładowy ATMEGA162. Schemat układu analizatora przedstawiono na rysunku (57). Główną jego częścią jest wspomniany mikrokontroler, ale analizator posiada również wyświetlacz ciekłokrystaliczny (LCD), na którym prezentowane są odczytywane stany logiczne. Do odczytu poziomów logicznych wykorzystano trzy ośmiobitowe porty mikrokontrolera (24 bity), podłączone bezpośrednio do płytki testowej z układem FPGA.

<sup>33</sup>[http://www.atmel.com/dyn/resources/prod\\_documents/doc2513.pdf](http://www.atmel.com/dyn/resources/prod_documents/doc2513.pdf), karta katalogowa mikrokontrolera


<sup>34</sup><http://www.borland.com/> - strona firmy Borland

<sup>35</sup>Universal Serial Bus Specification, rev. 2.0, s. 198 - algorytm liczenia CRC

Mikrokontroler jest układem programowalnym, podobnie jak układy FPGA, lecz jego działanie opiera się na wykonywaniu kolejnych rozkazów zawartych w programie, a nie syntezie układu logicznego. Oprogramowanie dla mikrokontrolera napisano w programie BASCOM AVR firmy MCS Electronics<sup>36</sup>, a jego kod źródłowy (uproszczony) wygląda następująco:

```
Dim X(3) As Byte, N As Byte
Do
  If X(1) <> Pinb Or X(2) <> Pinc Or X(3) <> Pind Then
    X(1) = Pinb; X(2) = Pinc; X(3) = Pind
  Cls
  For N = 1 To 3
    Lcd X(n).7 ; X(n).6 ; X(n).5 ; X(n).4 ; X(n).3 ; X(n).2 ; X(n).1 ; X(n).0
    If N = 2 Then Lowerline
  Next N
End If
Loop
```

Działanie programu polega na wypisywaniu stanów logicznych z portów mikrokontrolera na wyświetlacz LCD. Wypisywanie następuje po wykryciu zmiany stanu dowolnego bitu.



Rysunek 57: Schemat analizatora stanów logicznych

<sup>36</sup><http://www.mcselec.com/> - strona internetowa producenta programu BASCOM AVR

### 9.3 Testowanie komunikacji z komputerem

Podczas projektowania interfejsu płytki testowa była podłączona do komputera z systemem operacyjnym *ArchLinux*, gdzie za pomocą poleceń *dmesg* i *lsusb* odczytywano konfigurację i stan pracy urządzenia. Pierwsze polecenie zwraca informację w postaci:

```
usb 2-2: new full speed USB device using uhci\_hcd and address 2
usb 2-2: config index 0 descriptor too short (expected 32, got 9)
usb 2-2: config 1 has 0 interfaces, different from the descriptor's value: 1
usb 2-2: configuration #1 chosen from 1 choice
```

Projektowany interfejs zgłasza się zatem jako nowe urządzenie pracujące w standardzie Full-Speed. Zostaje mu nadany adres równy 2. Ponieważ opis (Descriptor) urządzenia nie jest w pełni akceptowany przez komputer, występuje problem z konfiguracją interfejsu. Na samym końcu komputer wybiera konfigurację interfejsu, spośród jednej dostępnej w projektowanym interfejsie.

Polecenie *lsusb* listuje wszystkie urządzenia podłączone do komputera (Hosta) dając wynik w postaci:

```
Bus 001 Device 001: ID 1d6b:0001
Bus 001 Device 024: ID 04e8:326c Samsung Electronics Co., Ltd
Bus 002 Device 001: ID 1d6b:0001
Bus 003 Device 001: ID 1d6b:0001
Bus 004 Device 001: ID 1d6b:0001
Bus 005 Device 001: ID 1d6b:0002
```

Urządzenie o numerze Vendor równym 04e8:326c jest projektowanym interfejsem USB. Po wydaniu polecenia *lsusb* z przełącznikiem *-vd 04e8:326c* uzyskano szczegółowe informacje o urządzeniu w postaci:

```
Bus 001 Device 024: ID 04e8:326c Samsung Electronics Co., Ltd
Device Descriptor:
  bLength                18
  bDescriptorType        1
  bcdUSB                 1.10
  bDeviceClass           0 (Defined at Interface level)
  bDeviceSubClass        0
  bDeviceProtocol        0
  bMaxPacketSize0       64
  idVendor               0x04e8 Samsung Electronics Co., Ltd
  idProduct              0x326c
  bcdDevice              1.00
  iManufacturer          0
```

iProduct	0
iSerial	0
bNumConfigurations	1
Configuration Descriptor:	
bLength	9
bDescriptorType	2
wTotalLength	32
bNumInterfaces	1
bConfigurationValue	1
iConfiguration	0
bmAttributes	0x80
Bus Powered	
MaxPower	500mA

Uzyskano wynik pokrywający się dokładnie z wartościami zadeklarowanymi w pamięci stałej programowanego interfejsu USB. Dowodzi to poprawności działania urządzenia w zakresie stopnia jego aktualnego zaawansowania.



## 10 Podsumowanie

W ramach pracy przestudiowano specyfikację USB, która ze względu na duży stopień skomplikowania i złożoność, nie jest łatwą lekturą. Stanowi ona jedynie zbiór zasad i reguł jakie muszą być spełnione, aby urządzenie mogło działać na magistrali USB. Wszystkie opisywane w pracy bloki funkcjonalne nie pochodzą ze specyfikacji, a są wynikiem przemyśleń autorów, w celu podziału projektu na prostsze do zrozumienia części, wykonujące określone zadania. Daje to możliwość łatwiejszej kontroli nad projektem a jednocześnie umożliwia przedstawienie jego działania w zwięzły sposób.

Na potrzeby pracy zapoznano się z obsługą programu ISE 10.1 firmy Xilinx, środowiskiem programistycznym, przeznaczonym między innymi do programowania i konfiguracji programowalnych układów logicznych. Zapoznano się z podstawowymi elementami układów FPGA i nauczono się je wykorzystywać na potrzeby projektu.

Podczas projektowania interfejsu konieczne było jego testowanie na różnych stopniach zaawansowania. Zrobiono w tym celu szereg dodatkowych testowych układów elektronicznych w oparciu o mikrokontrolery jednocukłowe. Były to przede wszystkim generatory i analizatory stanów logicznych. Pierwsze z nich używane były głównie przy budowie Transceiver'a, a drugie przy testowaniu całego interfejsu USB.

Na potrzeby pracy zaprojektowano i wykonano obwody drukowane, zarówno do wspomnianych wcześniej układów testowych, jak i zewnętrznego modułu wykonawczego, wchodzącego w skład pracy. Tylko ostatnią wersję obwodu drukowanego przedstawiono w rozdziale 8.

W czasie projektowania wykorzystano także umiejętności programowania w wielu językach. Do programowania mikrokontrolerów wykorzystano język BASCOM AVR, natomiast do prostych programów obliczeniowych zastosowano C++ Builder 6.

W ramach projektu nawiązano obustronną komunikację z komputerem (Hostem). Interfejs poprawnie interpretuje procedury nadania adresu i przekazuje do komputera niezbędne informacje o swojej konfiguracji. Nie obsługuje jednak jeszcze wszystkich żądań wysyłanych z komputera, więc proces enumeracji nie może się poprawnie zakończyć. Sprawę sterownika (czysto programistyczną) dla systemu operacyjnego odłożono na dalszy plan. Podobnie na dalszy plan została odłożona sprawa stworzenia opisu urządzenia (Device Descriptor<sup>37</sup>) i jego konfiguracji (Configuration Descriptor<sup>38</sup>). Wartości te mają być zapisane w pamięci urządzenia i wysyłane do komputera na każde jego żądanie. Na chwilę obecną opis i konfiguracja urządzenia zostały skopiowane z urządzenia fabrycznego (drukarka firmy Samsung), więc projektowany interfejs jest rozpoznawany w systemie jako drukarka.

Ze względu na stopień skomplikowania projektu, a także wiele dodatkowych, koniecznych do wykonania układów i programów, udało się do tej pory zrealizować pierwszą część interfejsu pracującego na magistrali USB. Dotychczasowy wkład pracy (mierzony także jej objętością) już na obecnym etapie znacznie wykracza poza typową objętość pracy inżynierskiej. Prace nad projektem będą trwały w dalszym stopniu, ale w ramach prywatnych zainteresowań i nie wędą w zakres niniejszej pracy inżynierskiej.

---

<sup>37</sup>Universal Serial Bus Specification, rev. 2.0, s. 261

<sup>38</sup>Universal Serial Bus Specification, rev. 2.0, s. 264

## 11 Literatura

[1-9],[12-21],[23],[28],[35],[37-38] Universal Serial Bus Specification, rev. 2.0 - Specyfikacja USB 2.0

[10] [http://direct.xilinx.com/direct/ise10\\_tutorials/ise10tut.pdf](http://direct.xilinx.com/direct/ise10_tutorials/ise10tut.pdf) - opis programu ISE 10.1.

[11] <http://em.avnet.com/spartan3a-evl> - strona internetowa firmy Avnet z informacjami na temat płytki testowej.

[33] [http://www.atmel.com/dyn/resources/prod\\_documents/doc2513.pdf](http://www.atmel.com/dyn/resources/prod_documents/doc2513.pdf) - karta katalogowa mikrokontrolera ATMEGA162

[36] <http://www.mcselec.com/> - strona internetowa producenta programu BASCOM AVR

[34] <http://www.borland.com/> - strona internetowa firmy Borland