

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie Wydział Fizyki i Informatyki Stosowanej

PRACA MAGISTERSKA

Jan Murdzek

kierunek studiów: fizyka techniczna

Projekt elektroniki front-end dla detektora świetlności w przyszłym zderzaczu liniowym

Opiekun: prof. dr hab. inż. Marek Idzik

Kraków, styczeń 2017

Oświadczam, świadomy odpowiedzialności karnej za poświadczenie nieprawdy, że niniejszą pracę dyplomową wykonałem osobiście i samodzielnie i nie korzystałem ze źródeł innych niż wymienione w pracy.

.....

(czytelny podpis)

Podziękowania

Serdeczne podziękowania kieruję do mojego promotora prof. dr. hab. inż. Marka Idzika za stworzenie mi możliwości realizacji tematu niniejszej pracy, wsparcie naukowe, cenne rady i poświęcony czas. Ponadto szczególne chciałbym podziękować wszystkim pracownikom oraz doktorantom Zespołu Elektroniki Jądrowej i Detekcji Promieniowania, w tym przede wszystkim dr. inż. Jakubowi Moroniowi, dr. inż. Tomaszowi Fiutowskiemu, dr. inż. Mirosławowi Firlejowi, inż. Przemysławowi Terleckiemu, mgr. Romie Dasqupta oraz mrg. Szymonowi Bugielowi za pomoc merytoryczną, techniczną i finalizację projektu.

Tematyka pracy magisterskiej i praktyki dyplomowej Jana Murdzka, studenta II roku studiów II stopnia na kierunku Fizyka Techniczna

Temat pracy magisterskiej: Projekt elektroniki front-end dla detektora świetlności w przyszłym zderzaczu liniowym

Opiekun pracy: prof. dr hab. inż. Marek Idzik

Recenzent pracy:

Miejsce praktyki dyplomowej: WFiIS AGH, Kraków

Program pracy magisterskiej i praktyki dyplomowej

- 1. Omówienie oraz opracowanie planu realizacji pracy magisterskiej z opiekunem.
- 2. Zebranie i zapoznanie się z literaturą dotyczącą tematyki pracy.
- 3. Praktyka dyplomowa:
 - zapoznanie się z architekturami w pełni różnicowych wzmacniaczy operacyjnych,
 - zaprojektowanie architektury prototypowego układu elektroniki front-end dla detektora świetlności LumiCal,
 - symulacje układu.
- 4. Zaprojektowanie planu masek topologicznych układu.
- 5. Symulacje post-layoutowe.
- 6. Analiza wyników symulacji, ich omówienie i zatwierdzenie przez opiekuna.
- 7. Wysłanie układu do produkcji
- 8. Przygotowanie stanowiska pomiarowego i pomiary laboratoryjne układu.
- 9. Opracowanie redakcyjne pracy.

Termin oddania pracy w dziekanacie:

.....

(podpis opiekuna)

(podpis kierownika katedry)

Merytoryczna ocena pracy przez opiekuna:

Merytoryczna ocena pracy przez recenzenta:

Spis treści

Podziękowania						
Te	emat	yka pr	aktyki dyplomowej	\mathbf{v}		
Merytoryczna ocena pracy przez opiekuna Merytoryczna ocena pracy przez recenzenta						
						SĮ
Sł	cróty			xi		
W	stęp			1		
1	Mię	dzyna	rodowy Zderzacz Liniowy	3		
	1.1	Budov	va akceleratora	. 4		
	1.2	Syster	n detekcji	. 5		
		1.2.1	Kalorymetr LumiCal	. 7		
2	Spektrometryczny tor pomiarowy					
	2.1	Sensor	półprzewodnikowy	. 12		
	2.2	Przed	wzmacniacz	. 12		
	2.3	Układ	kształtujący	. 14		
	2.4	Analiz	a szumowa części analogowej	. 16		
	2.5	Przetv	vornik analogowo-cyfrowy ADC	. 18		
3	Projekt elektroniki front-end					
	3.1	Archit	ektura	. 24		
	3.2	Wynił	ci symulacji	. 29		
		3.2.1	Odpowiedzi czasowe	. 29		
		3.2.2	Wzmocnienie ładunkowe	. 32		
		3.2.3	Charakterystyki częstotliwościowe i stabilność	. 33		
		3.2.4	Szumy	. 34		
		3.2.5	Niedopasowanie	. 35		
	3.3	Plan r	nasek układu	. 36		
		3.3.1	Wzmacniacze	. 37		
		3.3.2	Sieć sprzężeń zwrotnych	. 38		
	3.4	Symul	acje z uwzględnieniem topologii warstw fizycznych	. 42		

4	Pon	niary testowe elektroniki front-end	45				
	4.14.2	Stanowisko pomiarowe	45 45 48 49 51				
Po	Podsumowanie						
Bi	Bibliografia						
Sp	Spis rysunków						
Sp	Spis tablic						
A	Uzu A.1 A.2 A.3	pełnienie wyników Symulacje schematu	67 67 70 72				
в	Kođ B.1 B.2	ly Kod mikrokontrolera	75 75 80				

Skróty

- ADC Analog to Digital Converter. 2
- ASIC Application Specific Integrated Circuit. 18
- **CERN** Conseil Europeen pour la Recherche Nucleaire. 3
- ${\bf CLIC}\,$ Compact Linear Collider. 1
- \mathbf{CMF} Common Mode Feedback. 27
- CMOS Complementary MOS. 36
- CMRR Common Mode Rejection Ratio. 26
- DAC Digital to Analog Converter. 20
- ELT Enclosed Layout Transistor. 38
- ENC Equivalent Noise Charge. 18
- ENOB Effective Number Of Bits. 26
- EPROM Erasable Programmable Read-Only Memory. 46
- \mathbf{FCAL} Forward Calorimeter. 6
- **FLAME** FcaL ASIC for Multiplane rEadout. 1
- GPIB General Purpose Interface Bus). 46
- I2C Inter-Integrated Circuit. 45
- ILC International Linear Collider. 1
- **ILD** International Large Detector. 1
- LAN Local Area Network. 46
- **LHC** Large Hadron Collider. 1

- **LSB** Less Significant Bit. 19
- LumiCal Luminocity Calorymeter. 1
- LVDS Low-voltage differential signaling. 46
- ${\bf MIM}\,$ Metal Izolator Metal. 39
- MIP Minimum Ionizing Particle. 9
- MOS Metal-Oxide Semiconductor. 21
- ${\bf MSB}\,$ Most Significant Bit. 20
- PLL Phase Locked Loop. 2
- **PSRR** Power Supply Rejection Ratio. 26
- \mathbf{PZC} Pole-Zero Cancellation. 14
- S&H Sample and Hold. 20
- SAR Successive Approximation Register. 20
- SiD Silicon Detector. 5
- ${\bf SNR}\,$ Signal to Noise Ratio. 14
- **UART** Universal Asynchronous Receiver and Transmitter. 45

Wstęp

Ostatnie lata przyniosły ważne dokonania w dziedzinie Fizyki Cząstek Elementarnych. Najważniejszym z nich było odkrycie bozonu Higgsa w Wielkim Zderzaczu Hadronów (LHC). Jego obecność w Modelu Standardowym tłumaczy mechanizm nadawania cząstkom masy. Odkrycie to jest kolejnym, które uwidacznia potencjał drzemiacy w zderzaczach cząstek. Tego typu eksperymenty pozwalają weryfikować coraz bardziej zaawansowane i sięgające coraz głębiej teorie. Patrząc w przyszłość liczymy na poznanie szczegółowych własności cząstki Higgsa i kwarków. Mamy nadzieję na wypracowanie ogólniejszej teorii, która zastąpi wspomniany Model Standardowy, a także na rozpoznanie pierwszych elementów Ciemnej Materii. Zeby te marzenia stały się rzeczywistościa potrzebujemy konstruować coraz bardziej zaawansowane eksperymenty, również takie, które są oparte na prostszym niż proton-proton systemie zderzeń. W chwili obecnej trwają już prace nad dwoma eksperymentami mogacymi kontynuować i rozszerzyć badania prowadzone przez LHC. Są nimi: Międzynarodowy Zderzacz Liniowy (ILC) i Kompaktowy Zderzacz Liniowy (CLIC). Obydwa, bliźniacze projekty oparte sa na koncepcji zderzeń elektron-pozyton. W akcie anihilacji czastek uwalniana jest energia, która przekształca się w nowe stany. Zderzenia leptonów, w odróżnieniu od zderzeń hadronów, sa proste w analizie i towarzyszy im znacznie mniej oddziaływań dodatkowych. Pozwala to na precyzyjne pomiary i wychwycenie rzadkich zjawisk. W najbliższym czasie zapadnie decyzja o ewentualnej realizacji jednego z eksperymentów. O ile różnią się one sposobem akceleracji cząstek, to system detekcji produktów zderzeń będzie bardzo podobny. Dzięki temu prace wykonane w kierunku rozwoju detektorów dla jednego z eksperymentów mogą okazać się bardzo pomocne w przypadku budowy drugiego z nich.

Od lat budowane są prototypy urządzeń dla projektu ILC, w tym jego systemu detekcji. Katedra Oddziaływań i Detekcji Cząstek na Wydziale Fizyki i Informatyki Stosowanej na AGH jest zaangażowana w budowę detektora świetlności LumiCal, który ma stanowić część Kalorymetru Przedniego Wielkiego Detektora Międzynarodowego (ILD). Detektor ILD będzie jednym z dwóch detektorów w eksperymencie ILC. Celem niniejszej pracy jest rozwój, kolejnej już wersji, prototypowej elektroniki front-end dla detektora LumiCal. Układ scalony do wielokanałowego odczytu z Kalorymetru Przedniego (FLAME) ma stanowić jeden z najbardziej zaawansowanych i kompleksowych układów elektroniki odczytu na świecie. Znaczącą większość jego funkcjonalności posiada prototyp omówiony w niniejszej pracy. W skład toru odczytu wchodzą: wzmacniacz ładunkoczuły, układ kształtujący oparty na w pełni różnicowym wzmacniaczu, przetwornik analogowo-cyfrowy (ADC) i serializator danych. Dodatkowo w układzie znajdują się pętle synchronizacji fazy (PLL) i porty komunikacyjne.

Pierwszy rozdział pracy opisuje koncepcje budowy akceleratorów i systemu detekcji zderzacza ILC. Zostały w nim również podane najważniejsze aspekty motywacji do podjęcia prac nad projektem.

Drugi rozdział zawiera teoretyczny opis spektrometrycznego toru odczytu. Poczynając od sensora promenowania, aż do cyfrowego układu przesyłania danych. Poza opisaniem sposobu funkcjonowania kolejnych elementów toru przeprowadzono w nim także analizę szumową części analogowej.

W trzecim rozdziale przedstawiono prototyp elektroniki front-end, którego część analogową zaprojektował autor pracy. W początkowej części rozdziału znajduje się opis architektur wzmacniaczy i sieci sprzężeń zwrotnych. Następnie zostały zaprezentowane symulacje weryfikujące działanie układu. Po czym opisano projektowanie masek topologicznych układu i podano wyniki symulacji, które je uwzględniają.

Ostatni - czwarty - rozdział demonstruje pierwsze uruchomienie kompaktowego stanowiska pomiarowego zaprojektowanego przez pracowników katedry. Zaprezentowano pierwsze pomiary elektroniki front-end wykonane na tym stanowisku i porównano je z wynikami symulacji.

Rozdział 1

Międzynarodowy Zderzacz Liniowy

Międzynarodowy Zderzacz Liniowy - ILC jest to jeden z dwóch projektów przyszłego zderzacza leptonów, obok Kompaktowego Zderzacza Liniowego - CLIC. Ich pomysłodawcy stawiają na zastosowanie liniowych akceleratorów umożliwiających przeprowadzanie kolizji cząstek elementarnych (elektronów i pozytonów) przy uzyskaniu wysokiej energii zderzenia w układzie środka masy. Zastosowanie prostych układów zderzenia (leptonów) pozwala na przekształcenie całej dostępnej energii w nowe stany i znacząco upraszcza analizę danych, podnosząc tym samym dokładność wyników. W eksperymencie dwie przeciwbieżne wiązki elektronów i pozytonów rozpędzane przy pomocy nadprzewodnikowych wnęk rezonansowych mają osiągać energię 500 GeV w układzie środka masy. Koncepcja budowy zderzacza zakłada możliwość przedłużenia akceleratorów, których początkowa długość całkowita ma wynosić ok. 31 km i zwiększenie energii do 1 TeV. Świetlność¹ zostanie zapewniona na poziomie $2 \cdot 10^{34} \text{ cm}^{-2} \text{s}^{-1}$. Akcelerator liniowy zapewnia tylko jeden punkt zderzeń, aby przeprowadzić więcej niż jeden eksperyment, w akceleratorze zainstalowane zostaną dwa detektory na ruchomej platformie pracujące w trybie push-pull². Szacowany koszt inwestycji to 7,8 miliardów USD, a najbardziej prawdopodobną lokalizacją jest Japonia³ [1].

W Międzynarodowym Zderzaczu Liniowym kontynuowane będą badania rozpoczęte w WLHC w Europejskim Ośrodku Badań Jądrowych (CERN). Celem eksperymentu jest dalsza eksploracja ery *teraskalowej*. Do najważniejszych jego zadań będą należeć: precyzyjne pomiary własności cząstki Higgsa (takich jak: spin, czy parzystość) oraz określanie własności kwarków, szczególnie najcięższego - wysokiego (ang. top). Niewątpliwym osiągnięciem eksperymentu LHC było odkrycie istnienia bozonu Higgsa - tłumaczącej mechanizm nadawania masy cząstkom elementarnym i łamania symetrii oddziaływań elektro-słabych. Jednak złożoność mechanizmów zderzeń hadronów (w tym eksperymencie zderzano przeciwbieżne wiązki protonów i antypotonów) utrudnia analizę wyników, a tło eksperymentu jest bardzo wysokie.

¹Liczba cząstek w wiązce na jednostkę powierzchni, na jednostkę czasu.

²Naprzemienna praca detektorów.

³Obecnie prowadzone są debaty nad rozpoczęciem fazy projektowej.

Ponadto część energii jest tracona na wzajemne oddziaływania kwarków i gluonów. Z tego powodu w ILC do produkcji bozonu Higgsa wystarczy ponad dziesięcio-krotnie mniejsza energia niż ta, uzyskana w CERN-ie. Dodatkową naukową motywacją do budowy eksperymentu są: próby identyfikacji Ciemnej Materii, poszukiwanie dodatkowych wymiarów, weryfikacja tezy o istnieniu Wielkiej Unifikacji oddziaływań i wiele innych [1]. Nie można zapomnieć o innych korzyściach płynących z podjęcia prac nad eksperymentem, takich jak opracowane technologii pozwalających na budowę precyzyjniejszych i tańszych akceleratorów do zastosowań medycznych, opracowanie nowych rozwiązań w kwestii przesyłu danych, budowy urządzeń nadprzewodnikowych, czy miniaturyzacji i energooszczędności urządzeń elektronicznych.

1.1 Budowa akceleratora

Najważniejszymi elementami wchodzącymi w skład systemu formującego i przyspieszającego paczki cząstek będą: źródła elektronów i pozytonów, pierścienie formowania wiązki oraz akcelerator główny. Projekt przedstawiono schematycznie na rysunku 1.1.



Rys. 1.1: Schemat budowy zderzacza ILC [1]

Źródło elektronów ma stanowić 120 kV laser wstrzykujący 2-ns paczki podłużnie spolaryzowanych elektronów. Natomiast ich antycząstki pochodzić będą z procesu kreacji par elektron-pozyton z promieniowania synchrotronowego padającego na tarczę tytanową. To promieniowanie wytwarzać będą elektrony przekierowane z głównego akceleratora do undulatora. Na zakończeniu źródeł znajdą miejsce tunele wyprowadzające wiązkę do pierścieni wstępnego formowania wiązki (ang. damping rings) Na końcu tych tuneli, bezpośrednio przed pierścieniami zamontowany zostanie system kompresujący i kolimujący oraz nadprzewodnikowy akcelerator liniowy przyspieszający cząstki do energii 5 GeV. Pierścienie wstępnego formowania wiązki to siedmiokilometrowej długości akceleratory kołowe (osobny dla elektronów i pozytonów). Służą one do skolimowania wiązki i jej wstępnego uformowania w paczki. Wiązka przechodząc wielokrotnie przez układ kolimujący (ang. wiggler) na wyjściu osiąga średnicę rzędu 10^{-4} m. Po wyjściu z układu paczki są transportowane na koniec tunelu głównego przyspieszacza i zakrzywiane o 180°. Akcelerator główny, będący sercem układu, to dwa akceleratory liniowe o długości ok. 12 km (jeden dla elektronów i jeden dla pozytonów). Każdy akcelerator składa się z ok. 8 tys. niobowych nadprzewodzących wnęk rezonansowych z falą biegnącą, utrzymywanych w temperaturze ok. 2 K przez system kriogeniczny. Na ostatnich dwóch kilometrach akceleratora głównego znajdą miejsce specjalne magnesy kolimujące, których zadaniem jest ostateczne zmniejszenie średnicy wiązki do kilku nanometrów [2].

1.2 System detekcji

Do miejsca zderzenia docierać będą serie paczek z częstotliwością 5 Hz. Czas trwania serii to 1 ms. Na każdą serię składać się będzie ok. 3000 paczek odległych od siebie o 330 ns.

Po zderzeniu elektronu z pozytonem w akcie anihilacji wyzwalana jest energia przekształcająca się w spektrum nowych cząstek. Zadaniem detektorów jest odzyskanie informacji o ich ładunku, masie, energii i czasie życia. W ILC będą pracowały naprzemiennie dwa detektory w trybie push-pull, wzajemnie weryfikując wyniki swoich pomiarów. Będą nimi Detektor Krzemowy (SiD) i Wielki Detektor Międzynarodowy.

Detektor Krzemowy - kompaktowy detektor mogący wytworzyć maksymalne pole magnetyczne 5 T. Zoptymalizowana kombinacja detektorów śladowych i kalorymetrów pozwala na odtworzenie informacji o cząstkach naładowanych i neutralnych. Krzem umożliwia dobrą rozdzielczość czasową pomiarów. Dodatkowo kalorymetr wysokiej granulacji będzie przeznaczony do dokładnego odtwarzania śladów cząstek [3].

Wielki Detektor Międzynarodowy - detektor zapewniający wysoką i stabilną wydajność w szerokim zakresie energii. Koncepcja detektora oparta jest na ciągłym odczycie z gazowej komory projekcyjnej połączonym z krzemowym detektorem śladowym dla zapewnienia wysokiej wydajności. Kalorymetry o wysokiej segmentacji umieszczone w polu magnetycznym 3,5 T zapewnią dobre odwzorowanie torów cząstek.

Obydwa detektory umożliwiają poprawne działanie przy energiach do kilku TeV. Ponieważ niniejsza praca związana jest z układem zaprojektowanym jako część detektora ILD, poniżej przedstawiono dokładniej jego budowę (rys. 1.2, 1.3).

Na rysunku 1.3 oznaczono:

- IP miejsce zderzenia (ang. interaction point).
- Vertex pikselowy detektor umieszczony najbliżej miejsca zderzenia (kilka cm), przeznaczony do pomiaru toru cząstek krótkożyciowych.
- TPC komora projekcji czasowej (ang. Time Projection Chamber).
- ECAL kalorymetr cząstek oddziałujących elektromagnetycznie i słabo (ang. Electromagnetic Calorimeter).



Rys. 1.2: Wizualizacja detektora ILD [3]



Rys. 1.3: Schemat budowy detektora ILD [3]

- HCAL kalorymetr cząstek oddziałujących silnie (ang. Hadron Calorimeter).
- Coil magnes nadprzewodnikowy.
- Miuon system detekcji mionów.
- Yoke płaszcz stalowy.
- FCAL kalorymetr przedni.

Poświęćmy nieco uwagi kalorymetrowi przedniemu, gdyż to jeden z jego detektorów -LumiCal - związany jest z tematem pracy. Znajdują się w nim detektory: BeamCal, LHCal i LumiCal (rys. 1.4), spełniające następujące funkcje [3]:

- **BeamCal** detektor będący częścią systemu dynamicznego korygowania położenia wiązki oraz wspomagający pomiar świetlności.
- LHCal kalorymetr hadronowy rozszerzający pomiar detektora HCAL o zakres małych kątów.
- LumiCal detektor świetlności wykorzystujący rozpraszanie Bhabha jako proces referencyjny, jego zadaniem jest dokładny pomiar świetlności każdej paczki.

Dodatkowo kalorymetr osłania detektory śladu przed cząstkami odbitymi wstecznie od rury i magnesów [4].



Rys. 1.4: Rozmieszczenie detektorów w kalorymetrze przednim [3]

1.2.1 Kalorymetr LumiCal

Zadaniem kalorymetru LumiCal jest dokładny pomiar świetlności każdej paczki trafiającej do detektora, poprzez obserwację procesu referencyjnego jakim jest rozproszenia Bhabha. Rozproszenie Bhabha jest elastycznym rozproszeniem elektronu na pozytonie (i odwrotnie - pozytonu na elektronie), kanały rozpadu przedstawia rys. 1.5. Świetlność \mathscr{L} wyraża się zależnością:

$$\mathscr{L} = \frac{N_e}{\sigma},\tag{1.1}$$

gdzie N_e - liczba zaobserwowanych przypadków rozpraszania, σ - przekrój czynny znany z dużą dokładnością z wyliczeń [6] i licznych pomiarów.



Rys. 1.5: Diagramy Feynmana rozpraszania Bhabha: A) kanał t, B) kanał s

Detektor w formie beczki, będzie złożony z dwóch półpierścieni w celu łatwiejszego montażu i serwisowania bez konieczności rozłączania rury z wiązką, ukazuje go rys. 1.6.

Kalorymetr będzie składał się z 30 naprzemiennych warstw wolframu i sensorów krzemowych. Wolfram, o grubości 3,5 mm (co odpowiada jednej drodze radiacyjnej) pełni rolę absorbera. Redukuje on energię cząstek i odpowiada za produkcję kaskad niskoenergetycznych fotonów, elektronów i pozytonów (ang. electromagnetic shower), które następnie absorbowane są w aktywnych warstwach sensorów krzemowych. Odległość między warstwami



Rys. 1.6: Wizualizacja kalorymetru LumiCal [7]



Rys. 1.7: Przekrój poprzeczny przez warstwę detektora LumiCal [5]

wolframowymi wyniesie 1 mm dla zminimalizowania promienia Miliere'a⁴. Pozwoli to na precyzyjne odtworzenie toru rejestrowanej cząstki, ale pozostawia wąską przestrzeń na sensor i jego wyprowadzenia. Ze względu na wymaganą precyzję pomiarów, szczególny nacisk zostanie położony także na stabilność mechaniczną urządzenia i dokładność określenia pozycji sensorów. Każda warstwa sensora (grubości ok. 300 μ m) zostanie podzielona w kącie azymutalnym na 12 części po 4 sektory w każdej. W sektorach będą radialnie rozmieszczone 64 pady. Daje to łącznie 92 160 padów, każdy wymagający indywidualnego kanału odczytu. Każde 4 sektory (zawierające 256 padów) będą posiadały wspólny kaptonowy fanout prowadzący do elektroniki odczytu. Elektronika zostanie umieszczona na brzegu zewnętrznym sensora (rys. 1.7). Z powodu tak dużej liczby kanałów, małej ilości miejsca i ograniczenia poboru mocy wymagane jest użycie dedykowanych układów scalonych.



Rys. 1.8: Wyniki symulacji dla wiązki o energii 250 GeV w układzie środka masy w formie znormalizowanych dystrybuant: A) liczby cząstek i zdeponowanej energii w funkcji głębokości wnikania [8], B) maksymalnej depozycji w padzie w funkcji ładunku [9]

⁴Parametr określający poprzeczny rozmiar rozwiniętej kaskady elektromagnetycznej

Wielkość padów sensora została dobrana tak, aby zachować satysfakcjonującą rozdzielczość kątową [3] i błąd względny mniejszy niż 10^{-3} (dla energii zderzenia w układzie środka masy 500 GeV [10]). Detektor będzie prowadził pomiary w zakresie kątów polarnych: 31-77 mrad. Rys. 1.8 przedstawia wyniki symulacji dla wiązki o energii 250 GeV. Na ich podstawie wnioskować można, że 30 warstw wolframowego absorbera wystarcza aby zarejestrować całą kaskadę cząstek. Ponadto w padach detektora deponowane będą ładunki, których zakres wartości pokrywa kilka rzędów wielkości. od ok. 4 fQ dla cząstek minimalnie jonizujących (MIP), do ok. 6 pQ (95% wartości dystrybuanty pokrywa zakres do 5,4 pQ).

Rozdział 2

Spektrometryczny tor pomiarowy

Zadaniem spektrometrycznego toru pomiarowego jest odzyskanie informacji o energii cząstki na podstawie zdeponowanego przez nią ładunku w obszarze czynnym detektora. W tym celu następuje konwersja ładunku na proporcjonalny do niego sygnał elektryczny. Podstawowymi elementami toru odczytowego są:

- Sensor promieniowania.
- Przedwzmacniacz.
- Układ kształtujący.
- Przetwornik analogowo cyfrowy.
- Blok cyfrowego przetwarzania danych.

Sensor promieniowania odpowiedzialny jest za zebranie informacji o cząstce. Tą informacja jest zdeponowany ładunek. Dalsza część toru odczytu służy wzmocnieniu, ukształtowaniu i konwersji sygnału tak, aby wygodne (i w ogóle możliwe) było jego odczytanie. Schemat blokowy elektroniki odczytu przedstawiono na rys. 2.1.



Rys. 2.1: Schemat blokowy elektroniki odczytu, od lewej: przedwzmacniacz, układ kształtujący, przetwornik ADC oraz blok serializacji i przetwarzania danych

2.1 Sensor półprzewodnikowy

W detektorze LumiCal znajdzie zastosowanie sensor półprzewodnikowy typu niesymetrycznego złącza z barierą wewnętrzną. Sensor tej kategorii posiada strukturę złącza $p^+ - n$ spolaryzowanego zaporowo, z cienkim obszarem typu p^+ o wysokiej koncentracji nośników. Obszar czynny sensora rozciąga się wewnątrz obszaru typu n na głębokość równą szerokości warstwy zaporowej (inaczej warstwy zubożonej). Aby zapewnić skończony czas trwania impulsu z detektora, polaryzuje się go napięciem dostatecznym do wytworzenia warstwy zubożonej w całej objętości sensora oraz zapewniającym niezerową wartość pola elektrycznego na jego krańcach. Ze względu na mały prąd upływu¹ oraz dobre opanowanie technologii produkcji, najczęściej używanym materiałem do wytwarzania sensorów jest krzem.

Wewnątrz warstwy zaporowej występuje niezerowe natężenie pola elektrycznego. Cząstka jonizująca oddziałując z medium czynnym sensora, jonizuje atomy poprzez: efekt fotoelektryczny i zjawisko Comptona dla fotonów oraz jonizację przez zderzenia lub produkcję promieniowania hamowania oddziałującego następnie z sensorem w przypadku elektronów i pozytonów. Następnie ładunek, przyspieszany w polu elektrycznym, zbierany jest przez elektrody i w układzie zewnętrznym powstaje impuls prądowy.

2.2 Przedwzmacniacz

W omawianej elektronice front-end zastosowano najczęściej wybieraną topologię wzmacniacza ładunkoczułego. Zalicza się on do wzmacniaczy całkujących, charakteryzujących się odpowiedzią napięciową V(t) na zadany impuls prądowy I(t) o amplitudzie proporcjonalnej do ładunku Q_{in} zdeponowanego w sensorze. Można go zatem zrealizować jako klasyczny wzmacniacz operacyjny z pojemnością w ujemnej pętli sprzężenia zwrotnego. W takim układzie następuje kumulacja ładunku w pojemności i wymagany jest klucz resetujący, synchronicznie rozładowujący pojemność w sprzężeniu zwrotnym. Przeciwdziała to nasycaniu się wzmacniacza. Aby rozszerzyć zastosowania układu do impulsów asynchronicznych należy dopiąć, zamiast klucza, równolegle do kondensatora rezystor powodujący samoczynne rozładowywanie się tejże pojemności. Powstanie wtedy układ z pojemnościowo - rezystywną pętlą sprzężenia zwrotnego (rys. 2.2).

Dobrym przybliżeniem jest, że źródło prądu, którym jest impuls z sensora, dostarcza impuls quasi - dirakowski, zatem:

$$I_{in}(t) = Q_{in}\delta(t). \tag{2.1}$$

¹Składowa prądu wywołana termiczną generacją ładunków.



Rys. 2.2: Schemat ideowy wzmacniacza ładunkoczułego z pętlą pojemnościowo - rezystywną

Przechodząc do dziedziny transformaty Laplace'a, po przyjęciu niezależnego od częstotliwości wzmocnienia wzmacniacza operacyjnego w otwartej pętli, tj. $K_V(s) = K_V$, otrzymujemy:

$$I_{in}(s) = Q_{in}, \tag{2.2}$$

$$I_{det}(s) = I_{fed}(s) + I_{in}(s),$$
 (2.3)

$$V_{out}(s) = -K_V \cdot V_{in}(s). \tag{2.4}$$

Przekształcając równania z wykorzystaniem prawa Ohma w postaci operatorowej otrzymujemy:

$$V_{out}(s) = -\frac{Q_{in}}{Y_{fed}(s) + \frac{Y_{fed}(s) + sC_{det}}{K_V}} \xrightarrow{K_V \gg 1} -\frac{Q_{in}}{Y_{fed}(s)} = -\frac{Q_{in}}{C_{fed}} \cdot \frac{1}{s + \frac{1}{\tau_{fed}}}.$$
 (2.5)

Posłużono się admitancją zastępczą elementów występujących w pętli sprzężenia zwrotnego dla zachowania przejrzystości obliczeń:

$$Y_{fed}(s) = (R_{fed} || \frac{1}{sC_{fed}})^{-1} = \frac{1 + sR_{fed}C_{fed}}{R_{fed}} = C_{fed}(\frac{1}{\tau_{fed}} + s),$$
(2.6)

gdzie $\tau_{fed} \equiv R_{fed}C_{fed}$.

Funkcja przenoszenia przedwzmacniacza ma postać:

$$F(s) = -\frac{1}{C_{fed}} \cdot \frac{1}{s + \frac{1}{\tau_{fed}}}.$$
(2.7)

Napięcie wyjściowe w dziedzinie czasu przedstawia się jako:

$$V_{out}(t) = -\frac{Q_{in}}{C_{fed}} \cdot e^{-\frac{t}{\tau_{fed}}}.$$
(2.8)

Wzmocnienie ładunkowe (czułość ładunkowa) jest odwrotnie proporcjonalne do pojemności sprzężenia zwrotnego:

$$k_q \equiv \frac{V_{out\ max}}{Q_{in}} = -\frac{1}{C_{fed}}.$$
(2.9)

Sygnał ma charakter malejący eksponencjalnie - utrudnia to nasycenie się wzmacniacza. Rys 2.3. przedstawia w uproszczeniu przebieg wejściowy i wyjściowy wzmacniacza z pętlą pojemnościowo - rezystywną.



Rys. 2.3: Odpowiedź przedwzmacniacza z pętlą pojemnościowo - rezystywną na ciąg impulsów

2.3 Układ kształtujący

Rys. 2.3 ukazuje, że przy częstych zdarzeniach w detektorze amplituda sygnału wyjściowego przedwzmacniacza nie maleje do zera przed kolejnym zdarzeniem, przez co otrzymujemy fałszywie wysoką amplitudę następnego impulsu. Gdyby sygnały docierały regularnie w ten sposób, doszłoby do spiętrzania się impulsów (ang. pile up) i nasycenia wzmacniacza. Rozwiązaniem tego problemu, gdy potrzebujemy szybkiego układu², jest zastosowanie układu kształtującego (ang. shaper). Poprawia on również stosunek sygnału do szumu (SNR). Najczęściej stosowanymi architekturami układu kształtującego są filtry:

- $-CR (RC)^n$
- $-(RC)^n$
- -DL RC.

Ponadto, aby wyeliminować efekt powolnego powracania sygnału do poziomu stałego do filtrów dołącza się układ kompensacji biegun - zero (PZC). Służy on wyeliminowaniu bieguna funkcji przenoszenia przedwzmacniacza przez zero w funkcji przenoszenia układu

²Dla urzeczywistnienia problemu - typowe wartości elementów R i C w pętli sprzężenia zwrotnego są rzędu: $M\Omega$ i pF, co daje w konsekwencji stałą czasową rzędu μs . W nowoczesnych eksperymentach zdarzenia odbywają się w odstępach setek ns.

PZC. Wówczas w funkcji przenoszenia całego układu front-end występują jedynie bieguny pochodzące od elementów pojemnościowo-rezystywnych układu kształtującego, o mniejszej stałej czasowej. Układ szybko powraca do poziomu stałego i nie obserwujemy efektu "długiego ogona".

W eksperymencie ILC zderzenia w detektorze będą zachodziły co ok. 300 ns. Przy tej częstotliwości impulsów wymagane jest zastosowanie układu PZC. Jednak do uformowania impulsu wystarczy zastosowanie 1-stopniowego filtru CR-RC. Cechuje się on prostym w analizie kształtem impulsu. Filtr CR-RC z układem PZC został schematycznie przedstawiony na rys. 2.4.



Rys. 2.4: Schemat ideowy filtra CR-RC z PZC

Przy założeniu idealności wzmacniacza $(K_V \to \infty)$ funkcja przenoszenia układu ma następującą postać:

$$F(s) = \frac{1}{C_s R_z} \frac{s + \frac{1}{R_p C_p}}{(s + \frac{1}{R_s C_s})(s + \frac{1}{C_p (R_p || R_z)})}.$$
(2.10)

Po dołączeniu na wejściu układu kształtującego z PZC wyjścia przedwzmacniacza otrzymamy transmitancję całego front-endu w postaci:

$$F(s) = \frac{1}{C_{fed}C_sR_z} \frac{s + \frac{1}{R_pC_p}}{(s + \frac{1}{R_sC_s})(s + \frac{1}{C_p(R_p||R_z)})(s + \frac{1}{C_{fed}R_{fed}})}.$$
 (2.11)

Aby układ PZC spełniał swoje zadanie, należy zapewnić dopasowanie odpowiednich stałych czasowych, tzn.: $R_pC_p = R_{fed}C_{fed} = \tau_{fed}$ oraz $R_sC_s = C_p(R_p||R_z) = \tau_s$. Wówczas funkcja przenoszenia wyraża się poprzez:

$$F(s) = \frac{1}{C_{fed}C_sR_z(s+\frac{1}{\tau_s})^2}.$$
(2.12)

Eliminacja bieguna odbywa się bez zmiany wzmocnienia ładunkowego układu. Odpowiedź w dziedzinie czasu na wymuszenia w formie prądowej delty Diraca wyraża się zależnością:

$$V_{out}(t) = Q_{in} \frac{t}{C_{fed} C_s R_z} e^{-\frac{t}{\tau_s}},$$
(2.13)

co jest tożsame z odpowiedzią idealnego filtru CR-RC [11]. Impulsy na wyjściach: przedwzmacniacza i układu kształtującego poglądowo prezentują rysunki: 2.5, 2.6.







Rys. 2.6: Kształt impulsów wyjściowych układu kształtującego

Impuls ma kształt quasi-gaussowski, a maksimum amplitudy przypada dla $t = \tau_s$ i wyraża się wzorem:

$$V_{outmax} = \frac{Q_{in}}{C_{fed}} \frac{R_s}{R_z} \frac{1}{e}.$$
(2.14)

Układ kształtujący zmienia wzmocnienie ładunkowe, multiplikując je o stosunek R_s do R_z pomniejszony *e*-krotnie.

$$k_q = \frac{1}{C_{fed}} \frac{R_s}{R_z} \frac{1}{e}.$$
(2.15)

Dokładniejszy opis eksperymentu ILC i analogowej części spektrometrycznego toru odczytu znajduje się w poprzedniej pracy autora niniejszej [12] oraz literaturze [1, 3, 11].

2.4 Analiza szumowa części analogowej

W zastosowaniach spektrometrycznych szumy odgrywają kluczową rolę. Definiują nieokreśloność pomiaru amplitudy, a zatem określają minimalny sygnał możliwy do interpretacji. Rys. 2.7 przedstawia w uproszczeniu schemat szumowy układu. Wyodrębniono źródła szumów ze struktur wzmacniaczy, co implikuje przyjęcie wzmacniaczy jako idealnych - pozbawionych szumu. Dodatkowo zakładamy duże (k >> 1) i niezależne od częstotliwości wzmocnienia wzmacniaczy. Widmową gęstość mocy szumów przypisaną źródłom wyrażają zależności: dla szumu prądowego:

$$\frac{d < I_p^2 >}{df} = \alpha, \tag{2.16}$$

dla szumu napięciowego:

$$\frac{d < V_s^2 >}{df} = \beta + \frac{A}{f},\tag{2.17}$$

gdzie α i β to współczynniki określające gęstość widmową szumów białych, A - szumu nadmiarowego (tzw. 1/f, lub szumu różowego). Wartość powyższych współczynników definiuje architektura wzmacniaczy operacyjnych, konfiguracja układu, procesy technologiczne produkcji układu i warunki polaryzacji jego elementów. Na szum biały prądowy składają się: szum śrutowy związany z prądem upływu detektora i tranzystorów oraz szum termiczny rezystorów w sieci sprzężenia zwrotnego. Natomiast główną składową szumu napięciowego jest szum termiczny tranzystora wejściowego przedwzmacniacza. Szum nadmiarowy spowodowany jest fluktuacją liczby pułapkowanych nośników [11].



Rys. 2.7: Zastępczy schemat szumowy układu przedwzmacniacz - shaper

Na mocy prawa przenoszenia szumów możemy policzyć gęstość widmową mocy szumów na wyjściu układu:

$$V_{No}(f) = V_{Ni}(f)|F(f)|^2.$$
(2.18)

Przyjmując za F(s) zależność 2.7 lub 2.12, odpowiednio dla przedwzmacniacza i całego analogowego front-endu, i podstawiając do powyższego równania wraz z zależnościami 2.16, 2.17 otrzymujemy napięciową gęstość widmową szumu prądowego na wyjściu układu:

$$\frac{d < V_{po}^2 >}{df} = \alpha |F(f)|^2$$
(2.19)

oraz analogicznie dla szumu napięciowego:

$$\frac{d < V_{so}^2 >}{df} = \left[\beta + \frac{A_f}{f}\right] \left((2\pi f (C_{det} + C_{fed}))^2 \right) |F(f)|^2.$$
(2.20)

Całkowity szum na wyjściu układu dany jest superpozycją szumu napięciowego i prądowego. Dla całego analogowego front-endu wyraża się poprzez:

$$\frac{d < V_{No}^2 >}{df} = \left[\alpha + \left(\beta + \frac{A_f}{f} \right) \left(2\pi f (C_{det} + C_{fed}) \right)^2 \right] \left[\frac{1}{\left(C_{fed} C_s R_z \right)^2 \left(4\pi^2 f^2 + \frac{1}{\tau_s}^2 \right)} \right]. \quad (2.21)$$

Całkując szum całkowity w pełnym przedziale częstotliwości otrzymamy jego wartość średniokwadratową:

$$V_{Nrms}^{2} = \int_{0}^{\infty} \frac{d < V_{N}^{2} >}{df} df = \frac{1}{8} \left(\frac{C_{det} + C_{fed}}{C_{fed}} \frac{R_{s}}{R_{z}} \right)^{2} \left(\frac{\beta}{\tau_{s}} + \alpha \frac{\tau_{s}}{(C_{det} + C_{fed})^{2}} + \frac{A_{f}}{2} \right). \quad (2.22)$$

Definiuje ona SNR dla wybranego sygnału referencyjnego V_{outrms} - w dalszej części pracy będzie to maksimum amplitudy sygnału wygenerowanego przez MIP-a:

$$SNR = \frac{V_{outrms}}{\sqrt{V_{Nrms}^2}}.$$
(2.23)

Podstawiając do powyższego wyrażenia zależność 2.21 i 2.14 oraz żądając SNR=1 możemy wyznaczyć Q_{in} definiowany jako parametr zwany ekwiwalentnym ładunkiem szumowym (ENC). Jest to amplituda sygnału jaki należałoby podać na wejście układu idealnego (bezszumowego) aby uzyskać taką samą amplitudę sygnału wyjściowego jak przy odłączonym wejściu układu rzeczywistego. Dla omawianego układu wyraża się poprzez:

$$ENC = e(C_{det} + C_{fed}) \sqrt{\frac{1}{8} \left(\frac{\beta}{\tau_s} + \alpha \frac{\tau_s}{(C_{det} + C_{fed})^2} + \frac{A_f}{2}\right)}.$$
 (2.24)

Szum biały prądowy rośnie wraz ze zwiększającą się stałą czasową układu kształtującego, jednak szum napięciowy przeciwnie. Szum nadmiarowy jest od niej niezależny. Z rosnącą pojemnością sensora lub pojemnością w sprzężeniu zwrotnym szum całkowity będzie rósł. Zastosowaniu układu kształtującego wprowadza filtrację szumów oraz powoduje wzmocnienie sygnałui SNR ulega znacznemu poprawieniu.

2.5 Przetwornik analogowo-cyfrowy ADC

Następnym ogniwem toru pomiarowego jest przetwornik analogowo-cyfrowy ADC. Taki przetwornik umieszcza się w każdym kanale odczytu, aby maksymalnie skrócić drogę sygnału w formie analogowej. Poprawia to całkowity SNR, gdyż sygnał cyfrowy jest bardziej odporny na zakłócenia. Serializując dane wyjściowe z ADC można znacząco ograniczyć liczbę wyprowadzeń z ASIC-a (znajdującego się bezpośrednio w detektorze) do zewnętrznego układu zajmującego się obróbką i gromadzeniem danych. Przetwornik ADC zmienia ciągły sygnał analogowy na ciąg próbek o skwantowanej wartości amplitudy. Obniża to oczywiście dokładność odczytu (poprzez tzw. szum kwantyzacji). Jednak gdy rozdzielczość przetwornika jest odpowiednio wysoka, błąd jest niezauważalny lub niewyróżniający się od szumu części analogowej układu. Transformacja sygnału przebiega w trzech etapach: próbkowanie, kwantyzacja i kodowanie.

Rys. 2.8 przedstawia funkcję przenoszenia idealnego przetwornika 3-bitowego. Poza błędem kwantyzacji, występującym zawsze (rys. 2.9) charakterystycznymi parametrami obrazującymi jakość odwzorowania przetwornika są: błąd przesunięcia zera, błąd skalowania, nieliniowości (całkowa i różniczkowa) oraz najbardziej znaczące: efektywna liczba bitów i stosunek sygnału do szumu.



1/2 -1/2 - 2/8 4/8 6/8 1

Wejście analogowe (Vin/Vref)

Rys. 2.8: Funkcja przenoszenia idealnego 3-bitowego ADC



Błąd kwantyzacji idealnego przetwornika zmienia się periodyczne w granicach od -0,5 V_{LSB} do 0,5 V_{LSB} . Przy czym V_{LSB} to zmiana napięcia odpowiadająca zmianie wartości najmniej znaczącego bitu (LSB), które wyraża się poprzez:

$$V_{LSB} = \frac{V_{ref}}{2^N} \tag{2.25}$$

gdzie V_{ref} odpowiada zakresowi dynamicznemu przetwornika, a N to liczba bitów.

Błąd kwantyzacji³ wprowadza granicę górną dla SNR przetwornika, która w idealnym przypadku wynosi:

$$SNR = (6,02N+1,76) \ dB,$$
 (2.26)

a dla przykładów rzeczywistych jest zawsze od niej mniejsza.

 $^{^3 \}rm Nazywany też szumem kwantyzacji z powodu posiadania cech szumu białego$

W omawianym układzie zaimplementowano przetwornik z kompensacją wagową⁴ (SAR ADC) dlatego ta architektura przetwornika ADC została pokrótce przedstawiona poniżej.

Architekturę podstawowego przetwornika opartego na metodzie kolejnych przybliżeń przedstawia rys. 2.10. Zadaniem układu próbkująco-pamiętającego (S&H) jest zapamiętywanie amplitudy na wejściu układu na poziomie z początku okresu próbkowania, aby nie zmieniała się podczas konwersji. Odbywa się to np. poprzez naładowanie i zatrzaśnięcie pojemności na wejściu przetwornika. Następnie amplituda sygnału porównywana jest z napięciem odniesienia generowanym przez przetwornik cyfrowo-analogowy (DAC) w procesie iteracyjnym kontrolowanym przez układ sterujący. Algorytm rozpoczyna się ustawianiem najbardziej znaczącego bitu (MSB) słowa przetwornika DAC na wartość "1" (stan wysoki), a pozostałych na "0" (stan niski) i porównaniu napięć na wejściach komparatora analogowego. Jeżeli napięcie sygnału wejściowego jest mniejsze od napięcia odniesienia, to pierwszy (MSB) bit słowa wyjściowego (rejestru) ustawiany jest na wartość "0". W przeciwnym wypadku zostawiana jest wartość "1". Następnie wartość rejestru wczytywana jest na wejście DAC-a z ustawieniem kolejnego bitu na wartość "1". Procedura powtarzana jest do najmniej znaczącego bitu słowa. Tak ustawione słowo danych jest cyfrową reprezentacją napięcia wejściowego.



Rys. 2.10: Podstawowy przetwornik SAR ADC: A) architektura, B) zasada działania

Najczęściej wybieraną architekturą przetwornika DAC do zastosowania w SAR ADC jest przetwornik z redystrybucją ładunku. Schemat takiego przetwornika przedstawia rys. 2.11. Górne okładkami matrycy kondensatorów połączone są z wejściem komparatora. Dolne okładki przyłączane są za pomocą kluczy do masy, napięcia wejściowego, lub napięcia referencyjnego. Górna okładka również ma możliwość zwarcia do masy. W pierwszej fazie cyklu konwersji górna okładka przyłączana jest do masy, natomiast dolna do napięcia wejściowego V_{in} . Po naładowaniu pojemności klucz przy górnych okładkach jest rozłączany, natomiast dolne okładki zwierane są do masy. Na mocy zasady zachowania ładunku na górnej okładce generuje się napięcie $-V_{in}$ [13]. Jedną z najistotniejszych zalet zastosowania

⁴Kompensacja wagowa bitów inaczej nazywana metodą kolejnych przybliżeń.

przetwornika DAC z redystrybucją ładunku w SAR ADC jest brak potrzeby stosowania oddzielnego układu pamiętającego. Pojemności w matrycy przetwornika pełnią jego funkcję. Redukuje to pobór mocy konwertera. Napięcie na wyjściu przetwornika wyraża zależność:

$$V_x = -V_{in} + V_{ref} 2^{-N} (a_{N-1} 2^{N-1} + a_{N-2} 2^{N-2}) + \dots + a_1 2^1 + a_0 2^0.$$
(2.27)

Dalej konwersja odbywa się zgodnie z algorytmem opisanym powyżej. W pierwszym cyklu bit MSB ustawiany jest na "1", co daje $V_x = -V_{in} + V_{ref}/2$. Wynik porównania wpisywany jest do rejestru zgodnie z równaniem:

$$a_{N-i} = \begin{cases} 1 & dla \ V_x < 0 \\ 0 & dla \ V_x > 0 \end{cases}$$
(2.28)



Rys. 2.11: Architektura SAR ADC z redystrybucją ładunku

Innym istotnym elementem przetwornika ADC jest układ próbkujący. Można go najprościej zrealizować jako klucz w formie tranzystora MOS zamykający się cyklicznie w celu naładowania pojemności DAC-a do napięcia V_{in} . Taki klucz zaprezentowano na rysunku 2.12 A). Podczas wysokiego stanu sygnału V_{CLK} pojemność C_H ładowana jest do napięcia V_{in} i utrzymywana do następnego wysokiego stanu zegara. Ze względu na zależność rezystancji wejściowej takiego klucza od napięcia V_{GS} tranzystora, a tym samym od napięcia V_{in} wprowadza on nieliniowość do układu. Drugim źródłem nieliniowości jest wstrzykiwanie ładunku zgromadzonego w kanale tranzystora do pojemności podczas otwierania klucza. W celu zniwelowania wyżej wymienionych efektów ubocznych wykorzystuje się bardziej zaawansowane układy próbkujące. Układem zapewniającym niezależność napięcia V_{GS} od napięcia wejściowego jest klucz typu *bootstrap* przedstawiony w uproszczeniu na rys. 2.12 B). W pierwszej fazie próbkowania przełącznik S_1 jest zwarty rozłączając klucz, a pojemność C jest ładowana do napięcia V_{DD} . W drugim kroku pojemność ta jest zwierana pomiędzy bramkę i źródło tranzystora zapewniając stałość napięcia V_{GS} podczas próbkowania. Technikę tę, opartą na pompie ładunkowej, nazwano *bootstrappingiem*.



Rys. 2.12: Klucz próbkujący: A) tranzystor nMOS, B) typu bootstrap

Ze względu na iteracyjny charakter procesu konwersji częstotliwość próbkowania przetwornika ograniczana jest przez opóźnienie przetwornika DAC oraz komparatora, a także przez rozdzielczość przetwornika. Każdy kolejny bit, zmniejszający dwukrotnie błąd kwantyzacji, niesie za sobą konieczność wykonania jeszcze jednej operacji porównania. Jednak za sprawą posiadania tylko jednego komparatora i braku wzmacniaczy w przetworniku jest on wysoce energooszczędny. Dodatkowym jego atutem jest łatwa skalowalność z technologią produkcji.

Rozdział 3

Projekt elektroniki front-end

Głównym celem niniejszej pracy jest zaprojektowanie analogowej części elektroniki odczytu dla detektora LumiCal. Tor analogowy składa się z przedwzmacniacza i układu kształtującego.

Elektronice odczytu detektora stawiane są następujące wymagania [3]:

- Możliwość pracy w dwóch trybach:
 - kalibracyjnym umożliwiającym detekcję cząstek minimalnie jonizujących (o najbardziej prawdopodobnym ładunku generowanym w sensorze 4 fC)
 - fizycznym zapewniającym poprawne odwzorowanie energii cząstki do ok. 6 pC.
- Praca z pojemnością sensora w zakresie od 8 pF (dla najmniejszych padów) do 35 pF (dla największych).
- Czas kształtowania i zaniku impulsu pozwalający na odczyt co 330 ns.
- Stosunek sygnału do szumu większy niż 20.
- Rozdzielczość przetwornika ADC: 10 bitów.
- Częstotliwość próbkowania: 20 Ms/s.
- Szybkość serializacji i transmisji danych: 3.2 Gb/s (20 Ms/s * 10 bitów * 16 kanałów).

Wysłany do produkcji ASIC stanowi krok pośredni w projekcie jednego z najbardziej zaawansowanych i kompleksowych układów odczytu dla detektorów fizyki cząstek elementarnych. Poza analogowym układem front-end z czterema przełączanymi trybami wzmocnienia umieszczono w nim 10-bitowy przetwornik SAR ADC, w każdym z ośmiu kanałów. Ze względu na prototypowy charakter projektu zastosowano dwa, nieco rożne przetworniki ADC. Następnie, w układzie znajduje się serializator, w którym układ multiplekserów łączy wszystkie linie wyjściowe ADC w jedną. Ponieważ układ zawierał 8 kanałów zastosowano w nim nieco inny serializator, a ten przeznaczony do finalnego układu został wyprodukowany jako osobny ASIC. Szybki sygnał zegarowy, potrzebny do serializacji, wytwarzany jest przez PLL mogący pracować w szerokim paśmie częstotliwości od dziesiątek MHz do kilku GHz. Dane z układu wyprowadzane są za pomocą szybkich portów komunikacyjnych. Ponadto znalazły w nim miejsce: układ wolnej kontroli, układ autokalibracji do ADC i inne porty komunikacyjne zaprojektowane przez pozostałych członków zespołu. Poglądowy schemat blokowy układu przedstawia rysunek 3.1.



Rys. 3.1: Schemat blokowy dedykowanego układu odczytu dla detektora LumiCal

Finalny prototyp będzie zawierał 16 kanałów elektroniki front-end z ADC i serializacją danych opartą na PLL-u. Ponadto przetworniki DAC do polaryzacji wzmacniaczy i wszystkie wymienione wyżej komponenty, a także układ wyłączający prądy polaryzujące w przerwach między zderzeniami dla zmniejszenia poboru mocy. Zastosowanie takiego układu pozwoli na zmniejszenie poboru mocy o czynnik rzędu 100, ze względu na strukturę wiązki w ILC, gdzie po 1 ms zderzeń następuje 199 ms przerwy.

3.1 Architektura

Rysunek 3.2 przedstawia poglądowo pełen tor analogowego front-endu. Ponieważ zaprojektowany układ ma charakter prototypowy zdecydowano się na cztery, przełączane tryby wzmocnienia. Pierwszy przeznaczony do pomiaru małych impulsów do 50 fQ, z wysokim stosunkiem sygnału do szumu dla sygnału jednego MIP-a. Dwa kolejne zoptymalizowane pod pomiary na wiązce. Posiadają SNR na poziomie ok. 20 dla cząstki minimalnie jonizującej i zakres pozwalający odtworzyć sygnały do ok. 200-250 fQ. Czwarty tryb wzmocnienia pozwala mierzyć sygnały do ok. 3,5 pQ. Przełączanie odbywa się poprzez dołączanie, lub odłączanie kondensatorów i rezystorów w sieci sprzężenia zwrotnego przedwzmacniacza i PZC¹. Konfigurację ustawień przedstawia tabela 3.1. Na samej górze schematu 3.2 znajduje się układ Krummenachera [15]. Pozwala on na utrzymanie poziomu stałego sygnału na wyjściu przedwzmacniacza na poziomie zadanym przez napięcie V_{cm} podczas gdy poziom stały na wejściu pozostaje na poziomie napięcia V_{GS} tranzystora wejściowego. Jego architektura opiera się na kaskodowych lustrach prądowych.

¹Klucze w układzie PZC pominięto na schemacie.


Rys. 3.2: Schemat analogowej części elektroniki front-end¹

TAB. 3.1: Konfiguracja sprzężeń zwrotnych układu <u>Tryb gain0 gain1 R_{fed} C_{fed} Wzmocnienie ładunkowe 0 0 0 300 fF 1 MΩ 7,33 mV/fQ</u>

тур	gamo	gami	n_{fed}	\cup_{fed}	WZINOCINEINE ladunkowe
0	0	0	300 fF	$1 \ M\Omega$	$7,33 \mathrm{~mV/fQ}$
1	0	1	$900~\mathrm{fF}$	$1~{\rm M}\Omega$	$2,44 \mathrm{~mV/fQ}$
2	1	0	1,2 pF	$750~\mathrm{K}\Omega$	$1,83 \mathrm{~mV/fQ}$
3	1	1	$10 \mathrm{pF}$	$90~{ m K}\Omega$	$0,22~{ m mV/fQ}$

Do wyjścia układu kształtującego podpięty jest 10-bitowy przetwornik ADC z układem próbkującym sygnał co 50 ns przez 5 ns. Układ próbkujący zrealizowano w formie zaawansowanego klucza *bootstrap*. Zastosowano także asynchroniczny układu logiki dodatkowo ograniczający zużycie mocy. W różnicowej architekturze SAR DAC zastosowano przetworniki cyfrowo-analogowe z redystrybucją ładunku. Schemat przetwornika ADC przedstawia rys. 3.3. W celu redukcji zajmowanej powierzchni i pojemności wejściowej zastosowano dzielone, pojemnościowe przetworniki DAC. Zamiast jednego 9-bitowego DAC-a zastosowano dwa połączone szeregowo, o sumarycznej liczbie bitów równej oryginalnemu przetwornikowi. Rozdziela je pojemność C_s (w omawianym przykładzie równa co do wartości pojemności jednostkowej² C_u). Taki zabieg redukuje znacząco zajmowaną powierzchnię, jednak pogarsza liniowość poprzez gorsze dopasowanie. Z pośród ośmiu kanałów prototypu kanały od 0 do 3 zawierają przetworniki DAC rozdzielone na 6 i 3-bitowy, natomiast od 4 do 7 na 5 i 4-bitowy. Pierwszy wariant został już wcześniej zweryfikowany w laboratorium i posiada efektywną liczbę bitów (ENOB) równą 9,7 [13, 16]. Ze względu na doskonały rezultat wspomnianej wersji i obiecujące wyniki symulacji postanowiono w połowie kanałów prototypu umieścić przetworniki DAC o bardziej symetrycznym podziale.



Rys. 3.3: Schemat różnicowego SAR ADC z dzielonym przetwornikiem DAC [16]

Fazę projektową autor pracy rozpoczął od symulacji wzmacniaczy przedwzmacniacza i układu Krummenachera oraz wybrania architektury wzmacniacza różnicowego dla układu kształtującego. Poniżej przedstawiono najważniejsze cechy finalnych architektur wzmacniaczy operacyjnych oraz konfiguracji pojemnościowo-rezystywnej sieci sprzężeń zwrotnych.

Pierwszym elementem spektrometrycznego toru odczytu jest przedwzmacniacz, Na jego wejście trafia sygnał bezpośrednio z sensora. Dlatego najważniejszym jego parametrem jest poziom szumu. Z uwagi na to wybrano niesymetryczną architekturę wzmacniacza (z jednym wejściem, ang. single ended). Jeden tranzystor wejściowy generuje ok. $\sqrt{2}$ razy niższą amplitudę szumu na wyjściu, co bezpośrednio wpływa na stosunek sygnału do szumu. Niemniej, taka architekturą posiada gorsze parametry wrażliwości na: zakłócenia symetryczne (CMRR) oraz fluktuacje napięcia zasilania (PSRR). W omawianym front-endzie wykorzystano, sprawdzony w torach odczytu innych detektorów, układ dwustopniowego wzmacniacza przedstawiony na rysunku 3.4.

W pierwszym stopniu znajduje się układ kaskody z podbitym wzmocnieniem (ang. gain-boosted cascode) i rozdzielonym prądem. Tranzystory M0 i M1 stanowią kaskodę wejściową, a tranzystor M1b jest odpowiedzialny za efekt podbicia wzmocnienia poprzez zwiększenie transkonduktancji tranzystora M1 o wzmocnienie wzmacniacza opartego na tranzystorze M1b w układzie wspólnego źródła. Pierwszy stopień został obciążony kaskodowym lustrem prądowym z podbitym wzmocnieniem. Tranzystor M3 zapewnia separację prądów

 $^{^2\}mathrm{Pojemności}$ gromadzącej ładunek reprezentujący najmniej znaczący bit



Rys. 3.4: Schemat wzmacniacza przedwzmacniacza

w tranzystorze wejściowym i obciążeniu pierwszego stopnia. Pozwala to na uzyskanie wysokiej transkonduktancji tranzystora wejściowego przy zachowaniu dużej rezystancji wyjściowej obciążenia. Tranzystory M3b i M3v zapewniają utrzymanie rezystancji wyjściowej kaskody na wysokim poziomie. Drugi stopień wzmacniacza stanowi bufor napięciowy oparty o tranzystor M4 w układzie wspólnego drenu obciążonego lustrem prądowym. Na schemacie 3.4 widzimy jedynie połówki luster prądowych, dla których napięcia polaryzujące bramek wystawia układ pokazany na rysunku 3.5. Jest on wspólny dla wszystkich kanałów. Do wejścia vPreP podłączone jest źródło prądu. Na schemacie widnieją kondensatory odsprzęgające I1, C0 i C1.

Następnym ogniwem toru pomiarowego jest układ kształtujący. Jego wyjście trafia na przetwornik ADC posiadający wejście różnicowe. Z tego względu zdecydowano się na architekturę w pełni symetryczną (posiadającą różnicowe wejście i wyjście, ang. fully differential). Za takim wyborem przemawiają także lepsze parametry CMRR i PSRR. Aby zapewnić jak największe wzmocnienie, tak ważne dla uzyskania wiernego kształtu impulsu, przy optymalizacji poboru mocy wybrano architekturę zawiniętej kaskody z obiegiem wtórnym (ang. recycled folded-cascode). Schemat przedstawia rys. 3.6. W górnej części widzimy *jądro* wzmacniacza, a poniżej układ sprzężenia zwrotnego sygnału wspólnego (CMF). Na schemacie nie uwzględniono układu polaryzującego lustra prądowe, który jest wspólny dla całego ASIC-a. Tranzystory M0a, M0b oraz M1a, M1b stanowią parę różnicową, której każde wejście



Rys. 3.5: Schemat układu polaryzującego do wzmacniacza przedwzmacniacza



Rys. 3.6: Schemat wzmacniacza układu kształtującego

jest rozdzielone na dwa tranzystory. Tranzystor Mv kontroluje prąd płynący przez wzmacniacz i został tak dobrany, aby wzmacniacz pracował poprawnie w szerokim zakresie stałego prądu polaryzacji. Umożliwia to zmianę parametrów wzmacniacza, takich jak maksymalny prąd wyjściowy, pasmo wzmocnienia i zużycie mocy podczas jego pracy, poprzez regulację napięcia polaryzującego bramkę tranzystora Mv. Tranzystory M2 do M15 tworzą cztery lustra prądowe odpowiedzialne za zwiększenie wzmocnienia niskoczęstotliwościowego wzmacniacza przy jednoczesnym ograniczeniu poboru mocy. Tranzystory M16-M21 to druga część zawiniętej kaskody, a M22 do M28 wraz z Mva i Mvb tworzą sprzężenie zwrotne sygnału wspólnego, które utrzymuje tenże sygnał na poziomie zadanym przez *vcm*. Przed wybraniem architektury wzmacniacza przeprowadzono symulację także dwóch innych architektur zawiniętej kaskody z tranzystorami wejściowymi pMOS i nMOS. Wyniki symulacji porównawczych dla pewnej ustalonej konfiguracji sieci sprzężeń zwrotnych i pozostałych parametrów układu przedstawia tabela 3.2. Przeważający wpływ na wybór architektury miały: większe wzmocnienie (pozwalające na lepsze odwzorowanie kształtu impulsu) oraz pobór mocy. Należy zaznaczyć, że wybrana architektura jest trudniejsza w stabilizacji i wymaga większego kondensatora kompensującego. Nie mniej w praktyce zajmuje on ok. 1500 μm^2 /kanał, co sprawia, że jego redukcja o czynnik np. 10 nie zmieniłaby znacząco powierzchni ASIC-a.

Parametr	kaskoda	kaskoda	kaskoda z obiegiem
	pMOS	nMOS	wtórnym
SNR	35	37	38,5
Czas osiągnięcia maks. amp.	65 ns	63 ns	61 ns
$impulsu^4$			
Wzmocnienie w otwartej pętli	45 dB	45 dB	55 dB
Margines fazy	72°	78°	70°
Wielkość kondensatora	$50~\mathrm{fF}$	$200 \ \mathrm{fF}$	$800~\mathrm{fF}$
kompensującego			
Pobór mocy wzmacniacza	$388 \ \mu W$	$350 \ \mu W$	$226 \ \mu W$

TAB. 3.2: Wyniki porównania architektur wzmacniaczy różnicowych

3.2 Wyniki symulacji

Układ elektroniki front-end został zaprojektowany w środowisku projektowym *Cadence*. Aby zweryfikować poprawność projektu wykonano szereg symulacji wzmacniaczy operacyjnych i całego układu, przy użyciu symulatora *Spectre*.

3.2.1 Odpowiedzi czasowe

Aby sprawdzić odpowiedzi czasowe podano na wejście układu sygnał ładunkowy w postaci szpilki prądowej (analogiczny do sygnału z sensora) i obserwowano wyjście. Rysunek 3.7 przedstawia przykładowe odpowiedzi na różne wartości ładunku wejściowego. Dla każdego trybu wzmocnienia istnieje granica powyżej której impuls przestaje mieć kształt impulsu z filtra CR-RC, a jego opadanie staje się wolniejsze. Dzieje się tak pomimo nieosiągnięcia maksymalnej amplitudy wyjściowej wzmacniacza układu kształtującego. Podając zakresy odwzorowania impulsów w rozdziale 3.1 podano wartość poniżej granicy zniekształcenia. Co prawda powyżej tej granicy amplituda maksymalna sygnału zmienia się według analogicznej zależności, jednak poprawne rozwikłanie impulsu na podstawie próbek ADC będzie niemożliwe.

 $^{^4\}mathrm{Przy}$ założeniu idealności wzmacniaczy winien wynosić 50 ns



Rys. 3.7: Odpowiedzi czasowe na różne impulsy wejściowe: A) tryb 0, B) tryb 1, C) tryb 2, D) tryb 3

Prawdopodobną przyczyną tego zjawiska jest wychodzenie z punktu pracy tranzystora M1 we wzmacniaczu przedwzmacniacza (patrz rys. 3.4) dla zbyt dużych sygnałów wejściowych, co diametralnie pogarsza parametry szybkościowe wzmacniacza. Tej niedogodności nie udało się wyeliminować z powodu zbliżającego się terminu wysyłki układu do produkcji. Jednak niższe amplitudy sygnałów odwzorowywane są poprawnie. Amplituda sygnału opada poniżej 5% maksymalnej amplitudy po 330 ns, co spełnia założenia projektowe.

Zbadano wpływ pojemności sensora na kształt impulsu. Z racji tego, że układ będzie współpracował z różnymi pojemnościami sensora dąży się, podczas projektowania, do zminimalizowania jej wpływu, aby poprawić dokładność wyników i uprościć kalibrację układu. Rys. 3.8 prezentuje wyniki. Wraz ze wzrostem pojemności maleje nieznacznie (poniżej 1%) maksimum amplitudy, a czas jego osiągnięcia wydłuża się o nie więcej niż ok. 10%. Spowodowane jest to większą bezwładnością układu i będzie miało pomijalny wpływ w porównaniu np. z błędem kwantyzacji ADC.

Ponieważ sygnał analogowy nie będzie bezpośrednio obserwowany w układzie, a jedynie jego spróbkowana postać, przeprowadzono symulacje wpływu otwierania i zamykania kluczy wejściowych przetwornika ADC na kształt impulsu. Do wyjść układu podpięto układ próbkujący wraz z pojemnością symulującą pracę przetwornika. Podczas zamykania klucza



Rys. 3.8: Odpowiedzi czasowe dla rożnych pojemności wejściowych: A) tryb 0, B) tryb 1, C) tryb 2 - $(Q_{in}=4\ fQ),$ D) tryb 3 $(Q_{in}=40\ fQ)$

na wyjściu obserwuje się chwilowy spadek amplitudy sygnału związany z przeładowaniem dodatkowej pojemności. Klucze zamykane są na 5 ns i po tym czasie odczytywana jest wartość amplitudy sygnału, a następnie przetwarzana na słowo cyfrowe. Dla zbadania wpływu konwersji na kształt sygnału zebrano serię próbek co 50 ns ze zmiennym opóźnieniem rozpoczęcia próbkowania względem początku impulsu. Nanosząc próbki na jeden wykres odtworzono kształt sygnału po próbkowaniu i porównano z oryginalnym. Do obu krzywych dopasowano teoretyczny kształt impulsu z filtra CR-RC. Wyniki przedstawiają rys. 3.9 i A.1.1. Sygnał po próbkowaniu narasta i opada nieco wolniej. Niższa jest też jego amplituda maksymalna o ok. 3%. Tak jak w przypadku rosnącej pojemności sensora jest to spowodowane dodatkową pojemnością przeładowywaną przez jeden ze wzmacniaczy. Zauważalne jest też nieznaczne odstępstwo od kształtu w maksimum amplitudy. Ujawnia się ono w miejscu zmiany monotoniczności sygnału i jest na tyle małe, że nie powinno mieć wpływu na proces odwikłania sygnału z próbek ADC.



Rys. 3.9: Odpowiedzi czasowe przed i po próbkowaniu, tryb 1

3.2.2 Wzmocnienie ładunkowe

Zależność maksymalnej amplitudy sygnału od ładunku wejściowego dla kilku wartości pojemności sensora C_{det} prezentują rys.: 3.10 i A.1.2. Do liniowej części zależności dopasowano prostą w celu wyznaczenia wzmocnienia ładunkowego układu, a także zakresu liniowego - czyli maksymalnej wartości ładunku wejściowego dla której zależność jest liniowa. Ze zwiększającym się ładunkiem na wejściu następuje nasycenie wzmacniaczy operacyjnych i zależność ulega spłaszczeniu. Dochodzi ona nieco poniżej 1 V. Choć rys. 3.10 i A.1.2 ukazują, że wraz z rosnącą pojemnością sensora układ nasyca się coraz wolniej to tabela 3.3 uwidacznia, że różnice są zauważalne jedynie poza zakresem liniowym. Wartości wzmocnienia różnią się od teoretycznych (zaprezentowanych w tab. 3.1) o mniej niż 16% i jest to spowodowane uwzględnieniem w symulacji części pojemności i rezystancji pasożytniczych oraz nieidealności wzmacniaczy operacyjnych.



Rys. 3.10: Wzmocnienie ładunkowe dla rożnych pojemności sensora: A) tryb 0, B) tryb 1

Tryb	$C_{det} = 10 \ pF$	$C_{det} = 20 \ pF$	$C_{det} = 30 \ pF$	Zakres liniowy
0	$8.76 \ \mathrm{mv/fQ}$	$8.76~{\rm mv/fQ}$	$8.67 \ \mathrm{mv/fQ}$	$34 \mathrm{fQ}$
1	2.86 mv/fQ	$2.86 \ \mathrm{mv/fQ}$	2.85 mv/fQ	$130 \ fQ$
2	2.14 mv/fQ	$2.13 \mathrm{~mv/fQ}$	$2.13 \mathrm{~mv/fQ}$	$180 \ fQ$
3	0.26 mv/fQ	$0.26 \mathrm{~mv/fQ}$	$0.26 \mathrm{~mv/fQ}$	1.9 pQ

TAB. 3.3: Wzmocnienia ładunkowe układu

3.2.3 Charakterystyki częstotliwościowe i stabilność

Po ustaleniu punktów pracy tranzystorów wykonano symulacje wzmocnienia i fazy wzmacniaczy w otwartej pętli sprzężenia zwrotnego.

Zależność fazy i wzmocnienia wzmacniacza przedwzmacniacza od częstotliwości dla różnych wartości pojemności sensora przedstawia rys. 3.11. Poniżej zaprezentowano wyniki symulacji dla trybu wzmocnienia 1. Dla pozostałych trybów zależność była analogiczna (rys. A.1.3). Łatwo zauważyć, że układ staje się mało stabilny dla zerowej pojemności sensora (margines fazy na poziomie 30°). Jednak już od wartości pojemności 5 pF margines fazy osiąga 65°, a dla 10 pF ponad 80°, co czyni układ przedwzmacniacza zdecydowanie stabilnym. Przeprowadzono także symulacje stabilności dla każdego ze wzmacniaczy podbijających wzmocnienie oraz układu Krummenachera - wszystkie wykazywały stabilność w zadanych warunkach pracy.



Rys. 3.11: Charakterystyki częstotliwościowe w otwartej pętli sprzężenia zwrotnego: A) fazy, B) wzmocnienia, C) margines fazy w fun. C_{det}

Podobne symulacje przeprowadzono dla wzmacniacza układu kształtującego. Zebrano charakterystyki częstotliwościowe dla pierwszego trybu wzmocnienia, przedstawia je rys. 3.12. Pojemności sensora nie ma wpływu na sprzężenie zwrotne układu kształtującego dlatego nie prezentuje się wyników symulacji w funkcji tego parametru. Wzmocnienie niskoczęstotliowściowe wzmacniacza wynosi 840 i posiada on biegun dominujący dla 140 KHz. Margines fazy wynosi 70°. Warto jednak zaznaczyć, że w momencie próbkowania sygnału wzmacniacz na swoim wyjściu widzi niemal dwa razy większą pojemność za sprawą pojemności wejściowej przetwornika ADC, co powoduje wzrost marginesu fazy do 92°. Dla pozostałych trybów wzmocnienia zauważono jedynie niewielkie różnice charakterystyk, poza wzmocnieniem



Rys. 3.12: Charakterystyki częstotliwościowe układu kształtującego w otwartej pętli sprzężenia zwrotnego dla trybu 1

dla trybu 0, które dla niskich częstotliwości wynosi 300. Jest to wartość, która w dalszym ciągu wystarcza do poprawnego odwzorowania kształtu impulsu.

3.2.4 Szumy

Kolejnym bardzo ważnym parametrem układu są szumy. Przykładowe widma gestości mocy szumów na wyjściu układu kształtującego dla wszystkich trybów wzmocnienia przedstawia rys. 3.13. Całkując gęstość widmową w pewnym przedziale otrzymujemy wartość średniokwadratową mocy szumów na wyjściu w tym przedziale częstotliwości. Na podstawie wartości średniokwadratowej uzyskanej poprzez całkowanie w przedziale od 100 mHz do 1 GHz obliczono ekwiwalentny ładunek szumowy w funkcji pojemności sensora. Wyniki przedstawiono na rys. 3.15. Szum rośnie wraz z rosnącą pojemnością padów sensora, jednak nawet dla największych jego wartość pozwala na osiągnięcie stosunku sygnału do szumu powyżej 20 dla trybu wzmocnienia 1 i niewiele poniżej 20 dla trybu 2 (rys. 3.14). W trybie 0 dla pojemności sensora 20 pF SNR wynosi 42, co pozwala na dokładną rekonstrukcję MIP-ów. Uwzględniając w równaniu 2.24 jedynie współczynnik określający szum prądowy biały pochodzacy od tranzystora wejściowego przedwzmacniacza otrzymano ENC równe ok. 550 elektronów dla trybu wzmocnienia 1 i pojemności sensora 20 pF. Jest to wartość o ok. 40 %mniejsza od uzyskanej w symulacji sumarycznego ładunku szumowego i pokrywa się ze szczegółową symulacją wkładu poszczególnych komponentów w ENC. Uwidacznia to przeważający wkład szumu tranzystora M0 (rys. 3.4) w amplitudę szumu na wyjściu układu.



Rys. 3.15: Ekwiwalentny ładunek szumowy w funkcji C_{det} : A) tryby od 0 do-2, B) tryb 3

3.2.5 Niedopasowanie

Produkcja układu scalonego polega na nanoszeniu na podłoże krzemowe kolejnych warstw metodą litografii. Procesy produkcji z powodu swojej złożoności podlegają rozrzutowi statystycznemu. Na parametry układu ma także wpływ rozplanowanie masek, które opisuje rozdział 3.3. Żeby sprawdzić jak małe odstępstwa od zakładanego modelu (np. zmiany domieszkowania, czy niedokładność odwzorowania wymiarów) wpływają na układ przeprowadzono symulacje Monte Carlo rozrzutu napięcia na wyjściu układu przed pojawieniem się impulsu, czyli linii bazowej (ang. baseline) oraz marginesu fazy wzmacniaczy. Wyniki symulacji reprezentuje rozkład Gaussa o wartości oczekiwanej równej wartości parametru otrzymanej w poprzednich symulacjach. Dla marginesu fazy odchylenie standardowe wynosiło 2-3°. Co oznacza, że w 95 % przypadków, dla standardowych warunków pracy, margines fazy wzmacniacza operacyjnego nie spadnie poniżej 70° - zarówno dla przedwzmacniacza jak i układu kształtującego. Jest to wartość wystarczająca do zapewnienia stabilności.

Pożądana wartość napięcia na wyjściu różnicowym przed pojawieniem się impulsu wynosi 0 V. Tyle w przybliżeniu wskazują wyniki symulacji prezentowane w rozdziale 3.2.1. W wyniku symulacji Monte Carlo otrzymano rozkład tego parametru z odchyleniem standardowym ok. 5 mV (rys. A.1.4). Oznacza to, że w 95 % kanałów baseline zawrze się w przedziale od -10 do 10 mV. Biorąc pod uwagę, że w trybie wzmocnienia 1 i 2 odpowiedź na cząstkę minimalnie jonizującą sięga 10 mV, konieczne będzie uwzględnienie poziomu odniesienia każdego kanału osobno w analizie wyników. Dla wyeliminowania tej niedogodności istnieje możliwość umieszczenia w kolejnej wersji układu w każdym kanale przetwornika DAC, który wymuszając przepływ małego prądu przez rezystor w sprzężeniu zwrotnym układu kształtującego korygowałby wartość poziomu odniesienia na 0 V. Po przeprowadzeniu jednorazowej kalibracji przetworników nastąpi wówczas wyrównanie poziomu stałego we wszystkich kanałach.

3.3 Plan masek układu

Po zakończonych symulacjach układu na poziomie schematu zaprojektowano topologię masek układu front-end. Układ wykonano w technologii CMOS pozwalającej na minimalną długość kanału tranzystora polowego 130 nm (dla tranzystorów pMOS i nMOS). Dostępne były także: szereg warstw rezystancyjnych, izolacyjnych i pojemnościowych oraz 7 warstw metalicznych do połączeń elektrycznych (dwie najwyższe o zwiększonej grubości). Standardowe napięcie zasilania wynosi 1,2 V. Podczas etapu projektowania masek technologicznych należy pogodzić szereg wymagań stawianych układowi z ograniczeniami procesów technologicznych. Żeby proces produkcji przebiegał prawidłowo należy przestrzegać reguł danej technologii. Do najważniejszych z nich należą:

- minimalna długość bramki tranzystora zapewniająca poprawność działania komponentu
- minimalna odległość pomiędzy warstwami związana z fizycznym procesem trawienia kolejnych warstw
- minimalne pole powierzchni, szerokość warstwy gwarantująca nieprzerwanie połączenia elektrycznego podczas procesu produkcji
- maksymalna gęstość prądu w ścieżce metalowej w celu ograniczenia migracji nośnika i zapewnienia zakładanej żywotności układu
- i wiele innych.

Od przestrzegania powyższych reguł zależy dopuszczenie układu do produkcji. Poza nimi istnieją także zalecenia i reguły pozwalające ograniczyć wpływ aspektów stochastycznych takich jak: gradient temperatury, gradient domieszkowania, zróżnicowana grubość tlenku bramki, czy nieodwzorowanie kształtu. Oto najistotniejsze z nich: 1. Zapewnienie identycznej polaryzacji.

Ponieważ prąd płynący przez elementy rezystywne powoduje spadek napięcia należy zadbać o to, żeby doprowadzenia i kontakty do wszystkich elementów mających znajdować się na tym samym potencjale były identyczne.

2. Zgodna orientacja elementów.

Przestrzenny gradient domieszkowania lub anizotropia sieci krystalicznej monokryształu krzemu zmieniają parametry zbudowanych nań tranzystorów i innych elementów. Dlatego należy zadbać o zgodny kierunek ułożenia i zwrot przepływu prądu. Ułożenie np. dwóch identycznych tranzystorów pod kątem 90° może prowadzić do istotnych różnic w ich parametrach pracy.

3. Wymiarowanie poprzez multiplikację.

Jeżeli w układzie znajdują się elementy, dla których zachowanie względności wymiarów jest istotne, należy zbudować je z identycznych elementów podstawowych. Na przykład mając dwa rezystory, z których jeden powinien być dwa razy dłuższy należy połączyć go z dwóch elementów podstawowych takich, jak drugi rezystor. Albo chcąc uzyskać dwa razy szerszy tranzystor należy połączyć równolegle dwa tranzystory podstawowe. Zapewnia to lepsze dopasowanie.

4. Zapewnianie identycznego otoczenia.

Otoczenie elementów wpływa na proces produkcji i ich parametry. Często stosuje się atrapy elementów (tj. elementy nie pełniące żadnej funkcji w układzie, ang. dummy), żeby zapewnić takie samo sąsiedztwo istotnych komponentów.

5. Używanie możliwie dużych elementów.

Zniekształcenia wynikające z procesów produkcji dotyczą szczególnie brzegów obszarów.

Ponadto dobrze widziane jest zajęcie jak najmniejszej powierzchnii całkowitej. Z tego względu początkowo dokonano analizy i klasyfikacji komponentów pod względem istotności i czułości. Następnie bezwzględnie trzymano się zaleceń projektowych tylko wobec najistotniejszych komponentów.

Poniżej przedstawiono kluczowe aspekty planowania masek poszczególnych części układu.

3.3.1 Wzmacniacze

Jak już zostało wspomniane wzmacniacze przedwzmacniacza i układu Krummenachera zostały przeniesione (z drobnymi modyfikacjami) z innych, sprawdzonych torów odczytu. W układzie przedwzmacniacza dla minimalizacji rezystancji rozproszonej bramki tranzystora wejściowego (mającej wpływ na szumy) zastosowano strukturę wielopalczastą zaprezentowaną na rys. 3.16 A). Tranzystor ów został otoczony dodatkowym, podwójnym pierścieniem ochronnym w celu minimalizacji wpływu otoczenia na pracę tranzystora.



Rys. 3.16: Layout tranzystora: a) wielopalczastego, b) zamkniętego

We wzmacniaczu Krummenachera, w lustrach prądowych zastosowano tranzystory o zamkniętym layoucie (ELT). W tym sposobie rysowania tranzystora stosuje się bramkę w formie zamkniętej ścieżki zamiast podłużnego paska. Dren umiejscowiony jest wewnątrz, a źródło na zewnątrz (bądź odwrotnie), co pokazano na rys. 3.16 B). W tym przypadku zdecydowano się na taki zabieg w celu redukcji prądu upływu. Przy zastosowaniu klasycznego sposobu rysowania tranzystorów stanowiłby znaczącą część prądu tranzystora. Ponadto umieszczono atrapy dookoła tranzystorów w celu zapewnienia zgodności sąsiedztwa elementów wchodzących w skład luster prądowych. Od ich dokładności zależy napięcie przesunięcia (ang. offset) na wyjściu różnicowym.

W układzie kształtującym największy nacisk położono na symetrię wzmacniacza (jako architektury w pełni różnicowej). Wszystkie tranzystory pary różnicowej zostały położone w jednym pierścieniu ochronnym (ang. guard ring) aby zapewnić możliwie identyczne środowisko. Polaryzujące lustra prądowe wykonano z takich samych, powielonych jednostek podstawowych, a ich linie napięciowe polaryzujące bramki tranzystorów odsprzęgnięto pojemnościami, których wielkość dobrano na podstawie symulacji i dostępnego miejsca w ASIC-u. Rozmieszczenie wszystkich tranzystorów i ścieżek jest w pełnej symetrii osiowej. Plan masek wzmacniacza układu kształtującego prezentuje rys. 3.17.

Wszystkie tranzystory użyte w układzie otoczone są pierścieniem ochronnym dla zatrzymania migracji ładunku przez podłoże i minimalizacji wpływu otoczenia.

3.3.2 Sieć sprzężeń zwrotnych

Wzmacniacze tworzą rdzeń kanału ze wspólnymi liniami zasilającymi. Dookoła rozmieszczono kondensatory i rezystory z sieci sprzężeń zwrotnych. Użyto rezystorów z warstwą o podwyższonej rezystywności w celu minimalizacji zajętego przez nie miejsca. Wykorzystano



Rys. 3.17: Plan masek wzmacniacza układu kształtującego: 1- para różnicowa, 2- polaryzacja wzmacniacza, 3 - polaryzacja CMF, 4 - linie zasilania

kondensatory typu metal-izolator-metal MIM, gdyż cechują się największą dokładnością, dopasowaniem i stałą pojemnością w funkcji napięcia między okładkami. Ich wadą jest zajmowanie dużej przestrzeni. Żeby dopasować pojemności w sprzężeniu zwrotnym przedwzmacniacza z układu PZC ustalono kondensator podstawowy na 300 fF i z takich kondensatorów zbudowano całą sieć. Pojemności rozmieszczono symetrycznie względem rdzenia. Rezystory złożono w siatkę o komórce podstawowej 15 k Ω . Na brzegach siatki dołożono atrapy. Szerokość kanału (ang. pitch) wynosiła 80 μm , układ jego masek zaprezentowano na rys. 3.19.

Pod kondensatorami sprzężenia zwrotnego znajdują się tranzystory w połączeniu pojemnościowym służące jako odsprzężenie linii zasilających. Redukuje to powierzchnię kanału.

Na cały ASIC składa się 8 kanałów analogowego front-endu z ADC i układem cyfrowego przetwarzania danych, układy polaryzujące i pierścień padów. W padach, z których sygnał trafia na bramki tranzystorów (np. pady wejściowe) zastosowano protekcję diodoworezystywną, przedstawioną na rys. 3.18. Zabezpieczenie chroni bramkę tranzystora przed wyładowaniami elektrostatycznymi mogącymi nastąpić podczas procesu montażu i podłączania układu scalonego. Diody są spolaryzowane zaporowo i w pierwszym przybliżeniu nie mają wpływu na dalsze stopnie układu. Jednak podczas pojawienia się na wejściu sygnału o napięciu większym od górnej lub mniejszym od dolnej szyny zasilania zapewniają odpływ ładunku.



Rys. 3.18: Schemat protekcji wejścia



Rys. 3.19: Plan masek kompletnego kanału: wzmacniacze: 1 - przedwzmacniacza, 2 - Krummenachera, 3 - shapera, 4 - pojemność testowa, reszta to pojemnościowo-rezystywna sieć sprzężeń zwrotnych i odsprzęg zasilania

3.4 Symulacje z uwzględnieniem topologii warstw fizycznych

Po zakończeniu projektowania masek wykonano ekstrakcję i przeprowadzono symulacje post-layoutowe parametrów i charakterystyk układu uwzględniające rezystancje i pojemności pasożytnicze, a także sposób rozmieszczenia elementów.

Tak jak poprzednio zebrano impulsy wyjściowe dla różnych wartości ładunków wstrzykiwanych na wejście układu. Wyniki, w porównaniu do rezultatów sprzed ekstrakcji, przedstawiają rys. 3.20 i A.2.5. Dodatkowe pojemności i rezystancje pasożytnicze zmieniają delikatnie kształt impulsu, który osiąga nieznacznie niższą amplitudę i wolniej powraca do poziomu bazowego. Układ cechuje się większą bezwładnością, co było spodziewanym efektem. Jednak różnice parametrów nie przekraczają kilku procent i są najbardziej widoczne dla największego wzmocnienia (A.2.5a), które posiada najmniejszą pojemność w sprzężeniu zwrotnym przedwzmacniacza. Dlatego dodanie do niej dodatkowych pojemności doprowadzeń najbardziej (proporcjonalnie) zaburza tę wartość.



Te same obserwacje potwierdzają symulacje dla zmiennej pojemności sensora zamieszczone na rys. 3.21 i A.2.6. Dodatkowo uwidaczniają one przesunięcie linii bazowej o kilkaset μV do góry, które można wyjaśnić zaburzeniami symetrii architektury różnicowej wprowadzonymi przez plan masek układu. Wartość ta jest jednak znacznie mniejsza od nieokreśloności amplitudy przetwornika ADC i będzie miała znikomy wpływ na dokładność pomiarów.

Podczas badania wpływu zamykania i otwierania kluczy *bootstrap* na wejściach ADC nie zauważono różnić wprowadzanych przez sposób rozplanowania masek. Zmiana amplitudy i czasu osiągnięcia maksimum jest porównywalna z omawianą w rozdziale 3.2.1. Zdeformowanie kształtu nie pogłębiło się po wprowadzeniu *pasożytów*, co pokazuje rys. 3.22.

W tabeli 3.4 zestawiono wzmocnienia ładunkowe i zakresy liniowe wszystkich trybów wzmocnienia sprzed i po uwzględnieniu topologii masek układu dla najczęściej występującej pojemności sensora - 20 pF. Różnice są niewielkie.

Try	b Wzmocnienie <i>przed</i>	Wzmocnienie po	Zakres liniowy przed	Zakres liniowy po
0	8,76 mv/fQ	$7,91 \mathrm{~mv/fQ}$	34 fQ	$36 \mathrm{fQ}$
1	2,86 mv/fQ	2,74 mv/fQ	130 fQ	$130 \ fQ$
2	2,14 mv/fQ	2,06 mv/fQ	180 fQ	$180 \ fQ$
3	$0,26 \mathrm{~mv/fQ}$	$0{,}25~{\rm mv/fQ}$	$1,9 \ \mathrm{pQ}$	$1,88 \ \mathrm{pQ}$
35 30 25 20 15 10 5 0	0 100 200 300 Czas [ns]	przed · przed _{fit} po · po _{fit} 400 500	12 10 8 6 4 2 0 0 100 200 Czas [n	przed · przed _{fit} · po · pofit ·
	(A)		(B)	

TAB. 3.4: Wzmocnienia ładunkowe układu przed i po ekstrakcji

Rys. 3.22: Odpowiedzi czasowe przed i po próbkowaniu, po ekstrakcji: A) tryb 0, B) tryb 1

Zebrano charakterystyki szumowe dla wszystkich trybów wzmocnienia, przedstawia je rys. A.2.7. Na ich podstawie wyznaczono ENC i SNR. Wyniki prezentują rys.: 3.23, A.2.8 i 3.24. Właściwości szumowe układu uległy pogorszeniu o ok. 7-12%, był to spodziewany efekt, a SNR pozwala nadal na rozpoznanie MIP-ów w 1 i 2 trybie wzmocnienia nawet dla największych padów sensora.





Rys. 3.24: SNR dla 1 MIP-a

Rozrzut linii bazowej w symulacjach Monte Carlo zwiększył się o mniej niż 2%. Zaprojektowane maski nie pogłębiają niedopasowań. Rozkłady zaprezentowano na rys. A.2.9.

Rozdział 4

Pomiary testowe elektroniki front-end

Na wyprodukowanych układach dedykowanej elektroniki front-end wykonuje się pomiary testowe. Najpierw dzieje się to w laboratorium, gdzie sygnały wejściowe są symulowane za pomocą generatorów, a następnie na wiązce testowej - co jest praktycznie równoważne pracy w prawdziwym eksperymencie.

4.1 Stanowisko pomiarowe

W ramach niniejszej pracy przeprowadzono pomiary laboratoryjne analogowej części toru odczytu jednego (skrajnego) kanału wyprodukowanego układu scalonego.

4.1.1 Kompaktowy zespół pomiarowy

Wykonane pomiary przeprowadzono przy pomocy wielofunkcyjnego zespołu pomiarowego $\mu ASIC$ przedstawionego na rys. 4.1 i były one jednocześnie pierwszym testem tego stanowiska.

Widoczny na rysunku 4.1 mikrokontroler wykorzystywany jest do sterowania modułem głównym przez interfejs I2C i przekazywania danych do komputera za pomocą uniwersalnego, asynchronicznego protokołu nadawczego i odbiorczego (UART). W bardziej skomplikowanych pomiarach (np. przetworników ADC), gdzie strumień danych jest duży, mikrokontroler zostanie zastąpiony układem programowalnej matrycy bramek logicznych (FPGA) przekazującym dane do komputera przez Ethernet.



Rys. 4.1: Zespół pomiarowy $\mu ASIC:$ 1 - moduł główny, 2 - płytka z ASIC-iem, 3 - płytka z mikrokontrolerem, 4 - konwertery

Na płytce głównej zaprezentowanej na rys. 4.2 znajdują się: 8 sterowalnych źródeł napięciowych, 8 sterowalnych źródeł prądowych, 2 przetworniki ADC, pamięć EPROM, ekspander aktywujący wyjścia napięciowe i ustawiający polaryzację wyjść prądowych oraz złącza. Źródła napięciowe i prądowe służą do zasilania i polaryzacji mierzonego układu scalonego. Ich wyjścia wyprowadzone są w złączu zaznaczonym na rys. 4.2 jako nr 9. Jest to złącze służące do podpięcia płytki z ASIC-iem. Oprócz wymienionych wyjść zasilających moduł zawiera wyprowadzenia portów niskonapięciowych sygnałów cyfrowych (LVDS) służących do przesyłania danych do układu FPGA. Do określenia kierunku transmisji tych portów służą płytki z konwerterami. Układ FPGA docelowo będzie podpinany do złącza nr 5. Przetworniki ADC mogą zostać wykorzystane do monitorowania sygnałów analogowych. Pamięć EPROM wykorzystano do zapisu współczynników kalibracji i innych parametrów układu. Dodatkowo w każdym kanale napięciowym umieszczono uniwersalny układ mierniczy INA226 do monitorowania napięcia i poboru prądu.

W przeszłości pomiary laboratoryjne analogowej elektroniki front-end przeprowadzane były z wykorzystaniem skomplikowanego stanowiska pomiarowego, którego przykład przed-stawia rysunek 4.3.

W skład tego setupu wchodziły: komputer klasy PC z zaimplementowanym skrypem w środowisku Python, generator impulsów, oscyloskop i analizator półprzewodnikowy wykorzystywany do zasilania i polaryzacji ASIC-a. Komunikacja między komputerem, a sprzętem odbywała się za pomocą interfejsów LAN i GPIB. Taki rodzaj stanowiska wymagał przygotowania specjalnej płytki pod każdy układ scalony. Płytki zawierały wiele elementów. Proces ich produkcji oraz montażu był czasochłonny i kosztowny. Stawiało to poważne ograniczenia dla przeprowadzania statystycznych pomiarów projektowanych układów.



Rys. 4.2: Płytka główna zespołu µASIC: 1 - źródła napięciowe, 2 - źródła prądowe,
3 - przetworniki ADC, 4 - konwertery, 5 - złącze portów LVDS, 6 - ekspander, 7- pamięć
EPROM, 8 - złącze zasilania DC, 9 - złącze do podpięcia płytki z ASIC-iem



Rys. 4.3: Stanowisko pomiarowe wykorzystane w pomiarach poprzedniej wersji układu [12]

Motywacją do zaprojektowania zespołu $\mu ASIC$ było stworzenie uniwersalnego i kompaktowego stanowiska. Posiada on więcej niż wspomniany analizator zasilań napięciowych i prądowych, a także nie wymaga wykorzystywania interfejsu GPIB. Płytka główna jest przystosowana do mierzenia wszystkich rodzajów układów (analogowych front-endów, przetworników ADC, układów typu PLL i innych). Jedynie płytka z ASIC-iem musi być zaprojektowana do każdego projektu osobno. Jednak jej funkcjonalność została zminimalizowana, a większość komponentów przeniesiono do płytki głównej. Umożliwia to przeprowadzenie pomiarów wielu egzemplarzy układu i sporządzenie ich statystyki. Ponadto znacząco skraca czas przygotowania stanowiska dla kolejnego układu. Podpięcie do zespołu układu FPGA stwarza możliwość zaimplementowania mikroprocesora i poddania danych wstępnej analizie, a następnie przesłania ich za pomocą szybkiego interfejsu Ethernet do komputera. Jest to istotna kwestia podczas pomiarów przetworników ADC. Natomiast wykorzystanie mikrokontrolera do komunikacji z płytką pozwala na zaimplementowanie lekkiego środowiska z prostym interfejsem na potrzeby pomiarów analogowych i układów PLL.

4.1.2 Kalibracja źródeł

Pierwszym krokiem przygotowującym do przeprowadzenia pomiarów w laboratorium było zaprogramowanie mikrokontrolera i kalibracja zasilań zespołu $\mu ASIC$ opisanego powyżej.

Oprogramowanie mikrokontrolera napisano w środowisku *Bascom*. Kod dołączono do pracy w dodatku B.1. Po wgraniu kodu (lub resecie mikrokontrolera) wywoływana jest funkcja inicjalizacyjna, która odłącza wyjścia napięciowe, ustawia prąd źródeł prądowych na 0 μ A i przełącza je w tryb źródła prądu wpływającego (ang. sink – wyjście zwarte przez rezystor do masy). Następnie mikrokontroler czeka na komendy od komputera przesyłane za pomocą UART-a. Dostępne komendy to: ustawienie na wyjściach zadanych napięć i prądów, włączenie źródeł napięciowych, ustawienie polaryzacji prądowych, zbadanie napięcia i prądu na wyjściach napięciowych, zapis i odczyt bitów z pamięci EPROM oraz komendy kontrolne i obsługa wyświetlacza.

Interfejs dla użytkownika napisano w języku *Python* (dodatek B.2). Program tworzy klasę pozwalająca na zarządzanie zespołem w różnych setupach pomiarowych. Do najważniejszych jego funkcjonalności należą: przeprowadzenie kalibracji i zapisanie jej wyników do pamięci EPROM, odczytanie kalibracji, ustawienie napięć i prądów z uwzględnieniem narzuconych wcześniej limitów, aktywacja wyjść napięciowych, ustawienie trybu źródeł prądowych oraz odczytanie napięć i prądów na wyjściach napięciowych. Numery komend są automatycznie importowane z kodu mikrokontrolera.

Źródła prądowe i napięciowe zbudowane są w oparciu o wielokanałowe przetworniki DAC. Procedura kalibracji polega na podpięciu do wyjść kolejnych kanałów zewnętrznego miernika, za pośrednictwem małej płytki z wyprowadzeniami, i zebraniu charakterystyki napięcia (lub prądu) wyjściowego w funkcji kolejnych kodów podawanych na przetwornik. Następnie zależność jest odwracana i dopasowywane są do niej współczynniki prostej. Stanowią one współczynniki kalibracji i zostają zapisane do pamięci. Wartości wynikające z dopasowania różniły się od rzeczywistych o nie więcej niż jeden LSB przetwornika. Dopasowanie wielomianu wyższego stopnia niż pierwszy daje pomijalne poprawki. Napięcia i prądy mierzone przez układ na płytce różniły się od pomiarów miernika zewnętrznego o nie więcej niż 1 % (nie więcej niż 3 LSB przetwornika ADC wewnątrz układu pomiarowego INA226).

Charakterystyki z dopasowanymi prostymi prezentują rys. 4.4 i 4.5. Zmiana kierunku prądu na wyjściach źródeł prądowych (zmiana trybu pracy między prądem wpływającym i wypływającym) odbywa się poprzez odbicie prądu w lustrach opartych o wzmacniacz. Odbicie jest na tyle dokładne, że stwierdzono, iż kalibracja prądu w jednym kierunku będzie wystarczająca. Wartość prądu po odbiciu zmienia się mniej niż o jeden procent. Do kalibracji stanowiska $\mu ASIC$ wykorzystano miernik Rigol DM3068.



Rys. 4.4: Kalibracja źródeł napięciowych zespołu $\mu ASIC$



Rys. 4.5: Kalibracja źródeł prądowych zespołu $\mu ASIC$

4.1.3 Płytka pomiarowa z ASIC-iem

Na płytce z ASIC-iem znajdują się elementy niezbędne do sterowania i zasilenia układu scalonego oraz zebrania danych. Płytkę pomiarową z układem FLAME przedstawia rys. 4.6.

ASIC podczas pomiarów przykryty jest puszką aby zniwelować wpływ zakłóceń elektromagnetycznych i dostęp kurzu. Został on przyklejony i podłaczony do płytki metoda spajania przewodowego (ang. wire bonding). Złącze kondensatorów symulujących pracę sensora (nr 3 na rys. 4.6) znajduje się jak najbliżej układu w celu zminimalizowania pojemności pasożytniczych i ograniczenia przesłuchu na płytce. Aby wygenerować na wejściu układu scalonego impuls w postaci delty Diraca, podaje się na te kondensatory skok napięcia. Sygnał na kondensatory trafia przez dzielnik zmniejszający dziesięciokrotnie amplitudę sygnału wejściowego (nr 2). Pozwala to na dokładniejsze pomiary, biorąc pod uwagę, że minimalnego skoku amplitudy wyjściowej generatora wynosi 1 mV. Do wstrzykniecia impulsów o bardzo małej amplitudzie stosuje się złącza nr 4, które podłączone są do pojemności testowych wewnątrz ASIC-a (o wartości 100 fF). Kanały parzyste podłączone są do jednego gniazda, a nieparzyste do drugiego. Wyprowadzone ze skrajnego kanału układu sygnały analogowe trafiają przez bufory (nr 5) na złącza (nr 6). To właśnie te sygnały, a przede wszystkim różnicowy sygnał wyjściowy układu kształtującego, są najbardziej istotne dla niniejszej pracy. Pozwalają na bezpośrednie zbadanie działania analogowej części toru odczytu. Pozostałe kanały mogą zostać zweryfikowane na podstawie sygnałów wyjściowych przetworników ADC.



Rys. 4.6: Płytka pomiarowa z układem FLAME: 1 - ASIC, 2 - wejścia wraz z dzielnikiem, 3 - złącze baterii kondensatorów symulujących detektor, 4 - wejścia testowe 5 - bufory wyjść analogowych, 6 - wyjścia analogowe, 7- złącze do płytki głównej, 8 - złącze zasilania buforów, 9 - wejście i wyjście sygnałów zegarowych



Rys. 4.7: Stanowisko pomiarowe

Schemat pełnego stanowiska pomiarowego przedstawia rys. 4.7. Procedura pomiarowa polegała na podawaniu prostokątnego przebiegu z generatora (Agillent Technologies 81160A) na pojemność umieszczoną na płytce pomiarowej. Skoki napięcia różniczkowane na pojemności dawały w rezultacie quasi-dirakowski impuls prądowy (naprzemiennie o dodatniej i ujemnej amplitudzie), który symulował działanie detektora. Impulsy z wyjścia układu były przekazywane do oscyloskopu (Agilent Technologies MSO7104B), którego praca była synchronizowana za pomocą trygera wystawianego przez generator. Na oscyloskopie uśredniane było ponad 4 tys. impulsów o ujemnej amplitudzie, celem eliminacji szumów. Impulsy o dodatniej amplitudzie były pomijane, gdyż układ z założenia nie będzie z takowymi współpracował. Następnie dane przekazywane były do komputera, gdzie dokonywała się ich dalsza analiza i generowane były wykresy zbiorcze. Do zasilenia płytek pomiarowych wykorzystano zasilacze Agilent E3630A.

4.2 Wyniki pomiarów

Wykonywano pomiary następujących właściwości układu:

• Amplitudy w funkcji wstrzykiwanego ładunku Q_{in} – na wejście podawano coraz większy ładunek, mierząc amplitudę maksymalną sygnału wyjściowego dla wszystkich trybów wzmocnienia.

- Wzmocnienia ładunkowego współczynnik nachylenia prostej dla liniowej części ww. zależności.
- Zakresu liniowego zakres wstrzykiwanego ładunku, dla którego zależność amplitudy od ładunku jest liniowa.

Najważniejszym aspektem pomiarów prototypowych układów jest nie tyle uzyskanie informacji o funkcjonowaniu układu, co porównanie rezultatów z wynikami symulacji. Zaprezentowane poniżej wyniki pochodzą z pomiarów jednego (skrajnego) kanału, jednego ASIC-a, przez co na podstawie ich analizy można wyciągnąć jedynie jakościowe wnioski.

Pierwszym przeprowadzonym pomiarem było zebranie pojedynczego impulsu. Impuls z dopasowanym kształtem odpowiedzi filtru CR-RC, dla trybu wzmocnienia 1 i pojemność sensora $C_{det}=20$ pF, przedstawia rys. 4.8. Na ten sam wykres naniesiono wynik symulacji postlayoutowych. Skorygowano piedestał impulsów na 0 V. Amplituda i czas narastania sygnałów są bardzo zbliżone. Najważniejsze jest to, że oba impulsy dobrze odzwierciedlają zakładany kształt.



Rys. 4.8: Odpowiedzi front-endu, $Q_{in}=4$ fQ, tryb wzm. 1

Kształt ulega zdeformowaniu dla dużych impulsów wejściowych. Przykłady odpowiedzi na różne wartości wstrzykiwanych ładunków przedstawiają rys. 4.9 i A.3.10. Dla każdego trybu wzmocnienia istnieje granica, powyżej której odstępstwo od zakładanego kształtu jest znaczące i powiększa się z rosnącym ładunkiem. Odkształcenie postępuje w podobny sposób jak w symulacjach. Porównanie kształtów większych impulsów do symulowanych (wszystkie porównania w tym rozdziale odnoszą się do symulacji postlayoutowych) prezentuje rys. 4.10. Na tym wykresie widać wyraźnie, że dla dużych ładunków, rzędu kilkuset MIP-ów, amplituda mierzonej odpowiedzi jest niższa niż symulowanej. Deformacja kształtu także jest bardziej widoczna. Ponadto linia bazowa jest na poziomie ok. 15 mV, co stanowi w przybliżeniu 3σ w symulowanym rozkładzie tego parametru. Dla trybu wzmocnienia 0 jej wartość wynosi ok. 30 mV (rys. A.3.10). Warto w tym miejscu zaznaczyć, że możliwy wkład we wszystkie powyższe aspekty ma fakt, iż mierzony był kanał skrajny. Niesie to za sobą możliwość wpływu niesymetrycznego otoczenia na działanie pary różnicowej, a także istnienie innej, niż w przypadku pozostałych kanałów, pojemności wejściowej, za sprawą innego otoczenia padów.



Rys. 4.9: Odpowiedzi front-endu na różne impulsy wejściowe z dopasowaniem, tryb wzm. 1



Rys. 4.10: Odpowiedzi front-endu na różne impulsy wejściowe, wyniki pomiarów i symulacji, tryb wzm. 1

W wykonanych pomiarach wzmacniacz układu kształtującego nasyca się szybciej niż wykazywały to symulacje. Pokazują to zależności maksymalnej amplitudy impulsu na wyjściu w funkcji wstrzykiwanego ładunku, zaprezentowane na rysunkach 4.11 i A.3.11. W symulacji wyjście wzmacniacza osiągało niecały 1 V, podczas gdy w pomiarach jest to mniej niż 0.8 V. Spowodowane jest to zwiększeniem się asymetrii sygnałów na wyjściach różnicowych wzmacniacza dla dużych impulsów wejściowych, co zmniejsza jego zakres dynamiczny. W pierwszych trzech trybach wzmocnienia kształt charakterystyki w zakresie liniowym jest bardzo zbliżony. Zauważamy jedynie jej równoległe przesunięcie spowodowane zmianą piedestału impulsów. W trybie wzmocnienia 3 zakres liniowy zmniejsza się ponad 2-krotnie ale maksymalna różnica wzmocnienia ładunkowego w żadnym trybie nie przekracza 3 %. Wynika z tego, że w normalnych warunkach pracy modele symulacji dobrze odzwierciedlają zachowanie układu, a rozbieżności pojawiają się dopiero, gdy wzmacniacze zaczynają się nasycać i zaburza się symetria układu bądź też część tranzystorów wychodzi z właściwych punktów pracy. Szczegółowe wyniki prezentuje tabela 4.1.



Rys. 4.11: Charakterystyka amplitudowa - wyniki symulacji i pomiarów, tryb wzmocnienia 1

Тав. 4.1:	Wzmocnienia	ladunkowe	układu –	wyniki pomiarów	

Tryb	Wzmocnienie <i>pom.</i>	Wzmocnienie <i>sym</i> .	Zakres lin. pom.	Zakres lin. sym.
0	$7,71 \mathrm{~mv/fQ}$	$7,91 \mathrm{~mv/fQ}$	$30 \ fQ$	$36 \mathrm{fQ}$
1	2,79 mv/fQ	2,74 mv/fQ	$100 \ fQ$	$130 \ fQ$
2	2,10 mv/fQ	2,06 mv/fQ	$150 \ fQ$	$180 \ fQ$
3	0,25 mv/fQ	0,25 mv/fQ	$0{,}84~\mathrm{pQ}$	$1{,}88~\mathrm{pQ}$

Kolejnym krokiem pomiarów było zbadanie odpowiedzi układu dla różnych wartości pojemności sensora. Wyniki dla pierwszych dwóch trybów wzmocnienia przedstawia rys. 4.12. Podobnie jak w wynikach symulacji amplituda sygnałów zmniejsza się, a czas osiągnięcia maksimum wydłuża się. W wynikach pomiarów krzywa dla $C_{det}=30$ pF z niewytłumaczonych przyczyn nie pasuje do tej zależności. Jednak uwzględniając nawet ten punkt pomiarowy, różnice omawianych parametrów nie przekraczają kilku procent. Jest to bliźniaczy rezultat do wyniku uzyskanego w symulacjach. Czas osiągnięcia maksimum zebranych impulsów wahał się w granicach 60-65 ns (dla niezdeformowanych przebiegów). Jest to wynik o ok. 20% większy od symulowanego. Jednak po wnikliwej analizie impulsów można zauważyć, że impulsy zaczynają się w ok. 10-tej nanosekundzie przebiegu, czego nie obserwowano w symulacjach. Warto w tym miejscu dodać, że wyjścia układu kształtującego oscylowały podczas pierwszych pomiarów. Zdiagnozowano problem jako zbyt małe obciążenie pojemnościowe buforów znajdujących się wewnątrz ASIC-a, które nie są zasadniczą częścią toru odczytu, a jedynie wyprowadzają sygnały analogowe. Są one oparte o 1-stopniowe wzmacniacze. Ścieżki na płytce drukowanej okazały się na tyle krótkie, a pojemność wejściowa buforów na niej na tyle mała, że sumaryczne obciażenie było najprawdopodobniej mniejsze od przyjętego w symulacjach. Aby wyeliminować oscylacje, dołożono na jednej ze ścieżek

wychodzących z ASIC-a kondensator o pojemności 15 pF. Rozwiązało to problem oscylacji, jednak wprowadziło do układu nieznane opóźnienie, które uniemożliwia wyciągnięcie ilościowych wniosków z pomiarów czasowych.



Rys. 4.12: Impulsy wyjściowe dla różnych pojemności sensora, wyniki pomiarów: A) tryb wzm. 0, B) tryb wzm. 1

Zbadano także przesłuch układu, podając sygnał na wejście sąsiedniego kanału i obserwując dotychczasowy. Zakładając, że odpowiedź obydwu kanałów jest jednakowa (z powodu braku możliwości zbadania wyjścia sąsiedniego kanału) przesłuch wynosił nie więcej niż 0,5 %. Jest to bardzo dobry wynik. Ponadto, w rzeczywistości jest on jeszcze lepszy, ponieważ w tej metodzie pomiarowej, wraz z przesłuchem samego ASIC-a mierzony jest przesłuch wynikający z prowadzenia ścieżek na płytce drukowanej i obecności baterii kondensatorów.

Z powodu ograniczeń czasowych nie udało się wykonać pomiaru szumu i powinien on zostać przeprowadzony jako pierwszy z pomiarów szczegółowych. Sama odpowiedź układu na sygnał jednego MIP-a obserwowana naocznie na oscyloskopie wskazywała na amplitudę szumów rzędu kilku procent maksymalnej amplitudy impulsu.

Zaprezentowane powyżej wyniki dają kompleksową informację na temat zachowania pojedynczego kanału układu. Wyniki w przeważającej większości pokrywają się z uzyskanymi podczas symulacji postlayoutowych. Zaistniałe rozbieżności mogą zostać wytłumaczone niesymetrycznym otoczeniem skrajnego kanału lub badaniem sygnałów za pośrednictwem dwóch buforów i wymagają dalszej weryfikacji.

Podsumowanie

Celem niniejszej pracy było zaprojektowanie i weryfikacja analogowej części prototypu elektroniki front-end dla detektora świetlności LumiCal budowanego na potrzeby przyszłego zderzacza liniowego. Tor analogowy składa się ze wzmacniacza ładunkoczułego oraz układu kształtującego. Plan masek całego układu przedstawiono poniżej.



Rys. 4.13: Layout całego układu scalonego

Realizacja postawionych celów odbyła się w dwóch etapach:

- Zaprojektowanie schematu układu scalonego, przeprowadzenie symulacji, narysowanie masek technologicznych i wysłanie układu do produkcji.
- Przygotowanie stanowiska pomiarowego i pomiary testowe.

Realizację pierwszego z zadań rozpoczęto od przeprowadzenia symulacji wzmacniaczy przedwzmacniacza i układu Krummenachera oraz wybrania architektury w pełni różnicowego wzmacniacza układu kształtującego spełniającej najlepiej stawiane wymagania. Przeprowadzono komplet symulacji wzmacniaczy oraz całego toru analogowego, w których zbadano stabilność układu, odpowiedź na zadany impuls, wzmocnienie ładunkowe, odwzorowanie zakładanego kształtu przy wprowadzeniu próbkowania wyjścia oraz rozrzut statystyczny wybranych parametrów. Dokonano optymalizacji układu i zaprojektowano maski technologiczne. Następnie, powtarzając symulacje, z uwzględnieniem planu masek, projekt poddano weryfikacji. Po dokonaniu poprawek układ analogowy został połączony z przetwornikiem ADC oraz blokiem cyfrowym przez pozostałych członków zespołu i wysłany do produkcji.

Aby wykonać pomiary wyprodukowanego ASIC-a przygotowano stanowisko pomiarowe. Jego głównym elementem był zespół pomiarowy $\mu ASIC$, który został zaprogramowany i skalibrowany przez autora pracy. Program mikrokontrolera obsługiwany jest przez skrypt w *Pythonie*, który może zostać wykorzystany w wielu stanowiskach pomiarowych. Po kalibracji napięcia ustawiane są z dokładnością do 0,1 %, natomiast prądy do ok. 0,5 %. Wykorzystując opisane stanowisko wykonano pomiary analogowego toru jednego kanału układu. A wśród nich pomiary odpowiedzi układu na wstrzyknięty ładunek oraz wzmocnienia ładunkowego. Wszystkie wyniki porównano z wynikami symulacji postlayoutowych. Przeważająca część wyników pokrywała się z symulacjami, albo nieznacznie się od nich różniła. Rozbieżne były następujące parametry: linia bazowa – poza zakresem $\pm 3\sigma$ symulowanego rozkładu i o 20 % mniejszy był zakres dynamiczny wzmacniacza układu kształtującego. Rozbieżność tych parametrów można wytłumaczyć zaburzeniem symetrii układu, która w pewnym stopniu może wynikać z tego, że był mierzony kanał skrajny. Aby pomiary były kompletne w następnym kroku powinny zostać wykonane pomiary szumowe.

Wykonane pomiary wykazały, że układ działa w zadanych warunkach pracy i spełnia stawiane mu wymagania. Poznanie jego dokładnych parametrów wymaga pomiarów pełnego toru, wraz z ADC oraz ich dokładnej analizy. Jeżeli zakres dynamiczny wzmacniaczy układu kształtującego pozostałych kanałów okaże się taki sam jak mierzonego kanału, należy dokonać jego optymalizacji w następnym prototypie. Jednak nawet przy obecnych parametrach możliwe będzie wykonanie pomiarów na wiązce i poznanie pełnej informacji o pracy układu w warunkach regularnego eksperymentu.

Bibliografia

- [1] Technical Design Report, Executive Summary, International Linear Collider, 2013.
- [2] Technical Design Report, Accelerators, International Linear Collider, 2013.
- [3] Technical Design Report, Detectors, International Linear Collider, 2013.
- [4] S. Kulis, Development of prototype luminosity detector modules for future experiments on linear colliders, Wydział Fizyki i Informatyki Stosowanej AGH, Kraków 2012.
- [5] J. Blocki Redesign oflumical mechanical EUDETi in., structure, 06. 2010.[Online]. [Dostep: 8 2016].W Memo, no. Maja Internecie: http://www.eudet.org/e26/e28/e86887/e98740/EUDET-MEMO-2010-06.doc
- [6] R. Bonciani, A. Ferroglia, Bhabha scattering at nnlo, Nuclear Physics B Proceedings Supplements, vol. 181–182, no. 0, pp. 259 – 263, 2008, Proceedings of the International Workshop on e+e- Collisions. [Online]. [Dostep: 8 Maja 2016]. W Internecie: http://www.sciencedirect.com/science/article/pii/S0920563208001655
- The FCAL Collaboration, ECFA Detector R&D Panel Review Report, AIDA-PUB-2015-005, CERN 2014. [Online]. [Dostęp: 8 Maja 2016]. W Internecie: http://cds.cern.ch/search?p=AIDA-PUB-2015-005
- [8] I. Sadeh, Luminosity measurement at the international linear collider, Master's thesis, Tel Aviv University, 2008. [Online]. [Dostęp: 8 Maja 2016]. W Internecie: http://alzt.tau.ac.il/ sadeh/mscThesis.html
- [9] H. Abramowicz i in., Instrumentation of the very forward region of a linear collider detector, Nuclear Science, IEEE Transactions on, vol. 51, no. 6, pp. 2983 2989, dec. 2004. [Online]. [Dostęp: 8 Maja 2016]. W Internecie: http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=1369422
- [10] H. Aihara i in., Sid letter of intent, SiD Collaboration, Tech. Rep., 2009. [Online]. [Dostęp: 8 Maja 2016]. W Internecie: http://arxiv.org/pdf/0911.0006v1
- [11] K. Korbel, Szum, sygnal, filtracja w jądrowej spektrometrii amplitudowo-czasowej, Wydawnictwo AGH, Kraków 2011.

- [12] J. Murdzek, Pomiary testowe prototypów elektroniki front-end wykonanej w technologii CMOS 130 nm, Wydział Fizyki i Informatyki Stosowanej AGH, Kraków 2015.
- [13] J. Moroń, Development of novel low-power, submicron CMOS technology based, readout system for luminosity detector in future linear collider, Wydział Fizyki i Informatyki Stosowanej AGH, Kraków 2015.
- M. Firlej, T. Fiutowski, M. Idzik, S. Kulis, J. Moron, K. Swientek A fast, ultra-low and frequency-scalable power consumption, 10-bit SAR ADC for particle physics detectors, JINST vol. 10 P11012, 2015. [Online]. [Dostęp: 21 Maja 2016]. W Internecie: http://iopscience.iop.org/article/10.1088/1748-0221/10/11/P11012
- [15] R. Szczygiel Krummenacher Feedback Analysis for High-count-rate Semiconductor Pixel Detector Readout, Mixed Design of Integrated Circuits and Systems (MIXDES), 2010
 Proceedings of the 17th International Conference, [Online]. [Dostęp: 20 grudnia 2016].
 W Internecie: http://ieeexplore.ieee.org/document/5551649/?reload=true
- [16] J. Moron, M. Firlej, T. Fiutowski, M. Idzik, K. Świentek Comparison of two fast, ultra-low power 10-bit SAR ADCs in CMOS 130 nm A and B technologies, Poster prezentowany na TWEPP 2015 [Online]. [Dostęp: 3 Czerwca 2016]. W Internecie: https://indico.cern.ch/event/357738/contributions/848945/attachments/1162632/ 1674696/Comparison_of_two_10-bit_SAR_ADCs_poster_TWEPP2015.pdf
Spis rysunków

1.1	Schemat budowy zderzacza ILC [1]	4
1.2	Wizualizacja detektora ILD [3]	6
1.3	Schemat budowy detektora ILD [3]	6
1.4	Rozmieszczenie detektorów w kalorymetrze przednim [3] $\ldots \ldots \ldots \ldots$	7
1.5	Diagramy Feynmana rozpraszania Bhabha: A) kanał t, B) kanał s $\ \ldots \ \ldots$	7
1.6	Wizualizacja kalorymetru LumiCal [7]	8
1.7	Przekrój poprzeczny przez warstwę detektora LumiCal [5]	8
1.8	Wyniki symulacji dla wiązki o energii 250 GeV w układzie środka masy w for- mie znormalizowanych dystrybuant: A) liczby cząstek i zdeponowanej energii w funkcji głębokości wnikania [8], B) maksymalnej depozycji w padzie w funk- cji ładunku [9]	8
2.1	Schemat blokowy elektroniki odczytu, od lewej: przedwzmacniacz, układ kształ- tujący, przetwornik ADC oraz blok serializacji i przetwarzania danych	11
2.2	Schemat ideowy wzmacniacza ładunkoczułego z pętlą pojemnościowo - rezy- stywną	13
2.3	Odpowiedź przedwzmacniacza z pętlą pojemnościowo - rezystywną na ciąg impulsów	14
2.4	Schemat ideowy filtra CR-RC z PZC	15
2.5	Kształt impulsów wyjściowych przedwzmacniacza	16
2.6	Kształt impulsów wyjściowych układu kształtującego	16
2.7	Zastępczy schemat szumowy układu przedwzmacniacz - shaper $\hfill \ldots \hfill \hfill \ldots \hfill \hfill \ldots \hfill \hfill \hfill \ldots \hfill \hfill \hfill \ldots \hfill \hfill$	17
2.8	Funkcja przenoszenia idealnego 3-bitowego ADC	19
2.9	Zależność błędu kwantyzacji od napięcia wejściowego	19
2.10	Podstawowy przetwornik SAR ADC: A) architektura, B) zasada działania	20
2.11	Architektura SAR ADC z redystrybucją ładunku	21
2.12	Klucz próbkujący: A) tranzystor nMOS, B) typu bootstrap	22
3.1	Schemat blokowy dedykowanego układu odczytu dla detektora LumiCal	24
3.2	Schemat analogowej części elektroniki front-end	25

3.3	Schemat różnicowego SAR ADC z dzielonym przetwornikiem DAC [16]	26
3.4	Schemat wzmacniacza przedwzmacniacza	27
3.5	Schemat układu polaryzującego do wzmacniacza przedwzmacniacza	28
3.6	Schemat wzmacniacza układu kształtującego	28
3.7	Odpowiedzi czasowe na różne impulsy wejściowe: A) tryb 0, B) tryb 1, C) tryb 2, D) tryb 3	30
3.8	Odpowiedzi czasowe dla rożnych pojemności wejściowych: A) tryb 0, B) tryb 1, C) tryb 2 - $(Q_{in} = 4 fQ)$, D) tryb 3 $(Q_{in} = 40 fQ) \dots \dots \dots \dots \dots$	31
3.9	Odpowiedzi czasowe przed i po próbkowaniu, tryb 1 $\ \ldots \ \ldots \ \ldots \ \ldots$	32
3.10	Wzmocnienie ładunkowe dla rożnych pojemności sensora: A) tryb 0, B) tryb 1	32
3.11	Charakterystyki częstotliwościowe w otwartej pętli sprzężenia zwrotnego: A) fazy, B) wzmocnienia, C) margines fazy w fun. C_{det}	33
3.12	Charakterystyki częstotliwościowe układu kształ tującego w otwartej pętli sprzężenia zwrotnego dla trybu 1	34
3.13	Wyjściowa gęstość widmowa mocy szumów $(C_{det}=20\;pF)$	35
3.14	Stosunek sygnału do szumu w funkcji C_{det} dla 1 MIP-a	35
3.15	Ekwiwalentny ładunek szumowy w funkcji $C_{det}:$ A) tryby od 0 do-2, B) tryb 3	35
3.16	Layout tranzystora: a) wielopalczastego, b) zamkniętego	38
3.17	Plan masek wzmacniacza układu kształtującego: 1- para różnicowa, 2- pola- ryzacja wzmacniacza, 3 - polaryzacja CMF, 4 - linie zasilania	39
3.18	Schemat protekcji wejścia	40
3.19	Plan masek kompletnego kanału: wzmacniacze: 1 - przedwzmacniacza, 2 - Krummenachera, 3 - shapera, 4 - pojemność testowa, reszta to pojemnościowo-rezystywna sieć sprzężeń zwrotnych i odsprzęg zasilania	41
3.20	Odpowiedzi czasowe na różne impulsy wejściowe, tryb 1	42
3.21	Odpowiedzi czasowe dla różnych C_{det} , tryb 1	42
3.22	Odpowiedzi czasowe przed i po próbkowaniu, po ekstrakcji: A) tryb $0, B)$ tryb 1	43
3.23	ENC w funkcji C_{det}	43
3.24	SNR dla 1 MIP-a	43
4.1	Zespół pomiarowy $\mu ASIC$: 1 - moduł główny, 2 - płytka z ASIC-iem, 3 - płytka z mikrokontrolerem, 4 - konwertery	46
4.2	Płytka główna zespołu $\mu ASIC$: 1 - źródła napięciowe, 2 - źródła prądowe, 3 - przetworniki ADC, 4 - konwertery, 5 - złącze portów LVDS, 6 - ekspander, 7- pamięć EPROM, 8 - złącze zasilania DC, 9 - złącze do podpięcia płytki z ASIC-iem	47
4.3	Stanowisko pomiarowe wykorzystane w pomiarach poprzedniej wersji układu [12]	47
4.4	Kalibracja źródeł napięciowych zespołu $\mu ASIC$	49
4.5	Kalibracja źródeł prądowych zespołu $\mu ASIC$	49

4.6	Płytka pomiarowa z układem FLAME: 1 - ASIC, 2 - wejścia wraz z dzielnikiem, 3 - złącze baterii kondensatorów symulujących detektor, 4 - wejścia testowe 5 - bufory wyjść analogowych, 6 - wyjścia analogowe, 7- złącze do płytki głównej, 8 - złącze zasilania buforów, 9 - wejście i wyjście sygnałów zegarowych	50
4.7	Stanowisko pomiarowe	51
4.8	Odpowiedzi front-endu, $Q_{in}=4$ fQ, tryb wzm. 1	52
4.9	Odpowiedzi front-endu na różne impulsy wejściowe z dopasowaniem, tryb wzm. 1	53
4.10	Odpowiedzi front-endu na różne impulsy wejściowe, wyniki pomiarów i symu- lacji, tryb wzm. 1	53
4.11	Charakterystyka amplitudowa - wyniki symulacji i pomiarów, tryb wzmocnie- nia 1	54
4.12	Impulsy wyjściowe dla różnych pojemności sensora, wyniki pomiarów: A) tryb wzr B) tryb wzm. 1	n. <mark>0</mark> , 55
4.13	Layout całego układu scalonego	57
A.1.1	1Odpowiedzi czasowe przed i po próbkowaniu: A) tryb 0, B) tryb 2, C) tryb 3	67
A.1.2	2Wzmocnienie ładunkowe dla rożnych pojemności sensora: A) tryb 2, B) tryb 3	67
A.1.:	3Charakterystyki częstotliwościowe przedwzmacniacza w otwartej pętli sprzę- żenia zwrotnego: A) wzmocnienia, tryb 0, B) fazy, tryb 0, C) wzmocnienia, tryb 2, D) fazy, tryb 2, E) wzmocnienia, tryb 3, F) fazy, tryb 3	68
A.1.4	4 Rozrzut wartości linii bazowej: A) try b $0, B)$ tryb $1, C)$ tryb $2, D)$ tryb 3	69
A.2.5	50 dpowiedzi czasowe na różne impulsy wejściowe: A) try b $0,{\rm B})$ tryb $2,{\rm C})$ tryb 3	70
A.2.6	6Odpowiedzi czasowe dla różnych pojemności sensora: A) tryb 0, B) tryb 2, C) tryb 3	70
A.2.7	7 Wyjściowa gęstość widmowa mocy szumów $(C_{det}=20 \; pF)$	71
A.2.8	SENC w funkcji C_{det} dla trybu 3	71
A.2.9	PRozrzut wartości linii bazowej po ekstrakcji: A) tryb 0, B) tryb 1, C) tryb 2, D) tryb 3	72
A.3.1	1 0 dpowiedzi front-endu na różne impulsy wejściowe, wyniki pomiarów: A) tryb 0, B) tryb 2, C) tryb 3	72
A.3.1	1Charakterystyki amplitudowe - wyniki symulacji i pomiarów: A) tryb 0, B) tryb 2, C) tryb 3	73

Spis tablic

3.1	Konfiguracja sprzężeń zwrotnych układu	25
3.2	Wyniki porównania architektur wzmacniaczy różnicowych	29
3.3	Wzmocnienia ładunkowe układu	33
3.4	Wzmocnienia ładunkowe układu przed i po ekstrakcji	43
4.1	Wzmocnienia ładunkowe układu – wyniki pomiarów	54

Dodatek A

Uzupełnienie wyników

A.1 Symulacje schematu



Rys. A.1.1: Odpowiedzi czasowe przed i po próbkowaniu: A) tryb 0, B) tryb 2, C) tryb 3



Rys. A.1.2: Wzmocnienie ładunkowe dla rożnych pojemności sensora: A) tryb 2, B) tryb 3



Rys. A.1.3: Charakterystyki częstotliwościowe przedwzmacniacza w otwartej pętli sprzężenia zwrotnego: A) wzmocnienia, tryb 0, B) fazy, tryb 0, C) wzmocnienia, tryb 2, D) fazy, tryb 2, E) wzmocnienia, tryb 3, F) fazy, tryb 3



Rys. A.1.4: Rozrzut wartości linii bazowej: A) tryb 0, B) tryb 1, C) tryb 2, D) tryb 3



A.2 Symulacje postlayoutowe

Rys. A.2.5: Odpowiedzi czasowe na różne impulsy wejściowe: A) tryb 0, B) tryb 2, C) tryb 3



Rys. A.2.6: Odpowiedzi czasowe dla różnych pojemności sensora: A) tryb 0, B) tryb 2, C) tryb 3



Rys. A.2.7: Wyjściowa gęstość widmowa mocy szumów ($C_{det} = 20 \ pF$)



Rys. A.2.8: ENC w funkcji C_{det} dla trybu 3



(C)



Rys. A.2.9: Rozrzut wartości linii bazowej po ekstrakcji: A) tryb 0, B) tryb 1, C) tryb 2, D) tryb 3



A.3 Wyniki pomiarów

Rys. A.3.10: Odpowiedzi front-endu na różne impulsy wejściowe, wyniki pomiarów: A) tryb $0,\,{\rm B})$ tryb $2,\,{\rm C})$ tryb3



Rys. A.3.11: Charakterystyki amplitudowe - wyniki symulacji i pomiarów: A) tryb 0, B) tryb 2, C) tryb 3

Dodatek B

Kody

Kod mikrokontrolera **B.1**

1	, Voltage DAC channels
2	Const Adj_vddA = 1
3	Const Adj_vddB = 6
5	Const Adj_vddb = 3
ő	Const Adj vdd = 5
ž	Const Adj vddF = 2
8	Const Adj_vddG = 7
_9	Const Adj_vddH = 0
10	Conct Add current DAC channels
12^{11}	Const Adj_curra = 2
$1\bar{3}$	Const Adj currC = 4
14	Const Adj_currD = 0
15	Const Adj_currE = 1
10	Const Adj_currf = 3
18	Const Adj_currH = 7
19	, Ina adress and registers
20	Const Ina_addrA = 128
21	Const Ina_addrB = 130 Const Ina_addrC = 132
$\tilde{2}\tilde{3}$	Const Ina_addrD = 134
$\frac{24}{5}$	Const Ina_addrE = 136
$\frac{20}{26}$	Const Ina_addrf = 130 Const Ina_addrG = 140
$\overline{2}\overline{7}$	Const Ina_addrH = 142
28	Const Ina_vireg = 1
30	,
3ĭ	Const En_vddA = 4
32	Const En_vddB = 0
34	Const En_vddD = 1
35	Const En_vddE = 6
30	Const En_vddf = 2 Const En_vddf = 7
38	Const En_vddH = 3
39	, Current Expander polarities
40	Const Pol_curra = 6
$\overline{42}$	Const Pol_currC = 5
$\frac{43}{44}$	Const Pol_currD = /
$\bar{45}$	Const Pol_currF = 1
$\frac{46}{47}$	Const Pol_currG = 2
48	
$\frac{49}{50}$	Const EPROM_st_addr_msb = 0
51	COISt EFROM_St_add1_ISD - I
$5\overline{2}$	'StartCommands - marker for pythos scripts for commands auto-upload !!!Put all
52	commands definitions into Start-End block!!!
54	Const Test ping = 0
55	, Commands set values
56 57	Const Set_vddA = 1 Const Set_vddB = 2
58	Const Set_vddC = 3
59	Const Set_vddD = 4
61	Const Set_VddF = 6
62	Const Set_vddG = 7
64	Const Set_VddH = 8 Const Set_urrA = 10
65	Const Set_currB = 11
6 <u>6</u> 67	Const Set_currC = 12 Const Set_currD = 13
68	Const Set_currE = 14
$\frac{69}{20}$	Const Set_currF = 15 Const Set_surrC = 16
71	Const Set_Curry = 10 Const Set_CurrH = 17
$\dot{7}\ddot{2}$	Const EPROM_send_byte = 20
73	Const Set_state_vddA = 30 Const Set_state_vddA = 31
75^{-1}	Const Set_state_vddC = 32

Const Set_state_vddD = 33 Const Set_state_vddE = 34 Const Set_state_vddF = 35 Const Set_state_vddG = 36 Const Set_state_vddH = 37 Const Set_currA_pol = 40 Const Set_currB_pol = 41 Const Set_currC_pol = 42 Const Set_currD_pol = 43 $76 \\ 77 \\ 78 \\ 79 \\ 80 \\ 81 \\ 82$ $\frac{83}{84}$ Const Set_currE_pol = 44 Const Set_currE_pol = 44 Const Set_currE_pol = 45 Const Set_currE_pol = 46 Const Set_currH_pol = 47 '------Commands get values 85 86 87 88 89 107 108 109110 $\frac{111}{112}$ $112 \\ 113 \\ 114 \\ 115$ 116 117118 $110 \\ 119 \\ 120 \\ 121$ 122 $1\bar{2}\bar{3}$ $\frac{124}{125}$ $126 \\ 126 \\ 127$ $128 \\ 129$ $130 \\ 131$ $132 \\ 133 \\ 134$ Timer Dim Dziel(2) As Byte , Dzielb As Bit , F4ms As Bit , F500ms As Bit , F200ms As Bit , $134 \\ 135$ Dim Dziel(2) As Byte , Dzield AS Dit , Fins AS Dit , Foroms AS Dit , Looms AS Dit , UART Dim Temp As Byte , I As Byte , Rdata(3) As Byte , Header As Byte , Do_command As Bit Dim S_cmd As Byte , S_msb As Byte , S_lsb As Byte, S_st as byte $136 \\ 137$ 138Dim S_cmu AS Byte , S_mcs ... _, 'DACs and INAs Dim Dac_nr As Byte , Dac_value As Word $139 \\ 140$ Dim state as Byte Dim Ina_adr As Byte , Ina_reg As Byte , Ina_msb As Byte , Ina_lsb As Byte $\begin{array}{c}
 141 \\
 142
 \end{array}$ Dim state as Byte Dim Ina_adr As Byte , Ina_reg As Byte , Ina_msb As Byte , Ina_lsb As Byte 'Eprom Dim EPROM_lsb As Byte, EPROM_msb As Byte, EPROM_adr_msb as Byte, EPROM_adr_lsb as byte , EPROM_radr_msb as Byte, EPROM_radr_lsb as byte 'Temps Dim Hb As Byte , Hw As Word Dim 12chb As Byte , I2chw As Word Dim 12chb As Byte , I2chw As Word Dim As Single Dim Calib_volt_a as Single, Calib_volt_b as Single 'Expander registers Dim VState as byte, PolState as byte', EnV as byte, EnPol as byte Declare Sub VDac_setout(byval Dac_nr As Byte , Byval Dac_value As Word) Declare Sub VExpander_setout(byval chan as byte, byval state As byte) Declare Sub PolExpander_setout(byval chan as byte, byval state As byte) Declare Sub PowerUp_init() Declare Sub Ina_getdata(byval Ina_adr As Byte , Byval Ina_reg As Byte) Declare Sub Print_init_msg() Declare Sub Print_init_msg() Declare Sub Print_command(byval txt as string) Declare Sub EPROM_read_byte(byval EPROM_adr_msb as Byte, byval EPROM_adr_lsb as byte, byval e_val As Byte) Dim 143 144 145 $\begin{array}{c} 146 \\ 147 \end{array}$ 148 $149 \\ 150$ $\frac{153}{154}$ $155 \\ 156$ 157 $158 \\ 159$ 160 161 162163byval e_val As Byte) Declare Sub EPROM_read_byte(byval EPROM_adr_msb as Byte, byval EPROM_adr_lsb as byte) I = 200 VState=0 PolState=0 Call PowerUp_init() Config Watchdog = 2048 Start Watchdog '------MAIN LOOP Do 164 $165 \\ 166 \\ 167 \\ 168 \\ 169 \\ 169 \\ 169 \\ 169 \\ 169 \\ 160 \\ 100$ $170 \\ 171 \\ 172 \\ 173$ Do If Ischarwaiting() = 1 And Do_command = 0 Then

174	Temp = Inkey()
175	If Temp > 127 Then
1 <u>76</u>	I = 0
177	Header = Temp
178	Elşe
169	II I < 200 Inen
181	Hb = T - 1
182	Temp $\overline{7}$ = Header hb
183	Select Case I
184	Case 1 : S cmd = Temp
185	Case 2 : S msb = Temp
186	Case 3 : Slsb = Temp
187	Case 4 : S st = Temp
188	End Select
189	$\vec{R}data(i) = Temp$
190	If $I = 4$ Then
191	$Do_command = 1$
192	,1=200
183	
194	End II Fnd If
196	End If
197	\overline{If} \overline{Do} command = 1 Then
198	'select case of commends
199	Set Lcd_g
200	Reset Lcd_r
201	Set Lcd_b
202	Select Case S_cmd
205	Case lest_ping:
204	, Call Send_data(s_msb , S_lsb, S_st)
200	General Set Vollages
206	Case Set_VddA:
207	HW = 250 * 5 MSD : HW = HW + 5 ISD
200	Call VDac_Second(adj_VddA , nw)
209	Call Send_data(s_msb , S_lsb, S_st)
51Y	$H_{W} = 256 \times S \text{ msh} \cdot H_{W} = H_{W} + S \text{ lsh}$
212	Call VDac setout (adi vddB Hw)
212	Call Send data (g mgb S lgb S gt)
214	Case Set vddC:
$\bar{2}\bar{1}\bar{5}$	Hw = 256 * S msb : Hw = Hw + S lsb
216	Call VDac_setout(adj_vddC , Hw)
217	Call Send data(s msb . S lsb. S st)
218	Case Set_vddD:
219	Hw = 256 * S_msb;: Hw = Hw + S_lsb
220	Call VDac_setout(adj_vddD , Hw)
221	Call Send_data(s_msb , S_lsb, S_st)
222	Case Set_vddE:
223	$Hw = 256 * S_msb : Hw = Hw + S_lsb$
224	Call VDac_setout(adj_vddE , Hw)
225	Call Send_data(s_msb , S_lsb, S_st)
220	Case Set Vaar:
221	nw = 250 + 5 msb : nw = nw + 5 msb
220	Call Sond dots (a mab S lab S at)
229	Caro Sot uddC:
231	$Hw = 256 * S msh \cdot Hw = Hw + S lsh$
232	Call VDac setout (adi vddG Hw)
233	Call Send data(s msb S lsb S st)
234	Case Set vddH:
$\bar{2}\bar{3}\bar{5}$	$Hw = 256 * S_msb : Hw = Hw + S_lsb$
236	Call VDac_setout(adj_vddH , Hw)
237	Call Send_data(s_msb , S_lsb, S_st)
238	' Enable Voltage Outputs
239	Case Set_state_vddA:
240	Call VExpander_setout(En_vddA, S_st)
241	Call Send_data(s_msb , S_lsb, S_st)
242	Case_Set_state_vddB:
243	Call VExpander_setout(En_vddB, S_st)
244	Call Send_data(s_msb , S_lsb, S_st)
245	Case Set_state_vddC:
240	Call VExpander_Setout(En_VddC, S_St)
247	Call Send_data(s_msb , S_lsb, S_st)
240	Call VErnander geteut (En udd) S gt)
249	Call Sond data (a mab S lab S at)
251	Care Set state uddF:
252	Call VFypander setout (Fn yddF S st)
253	Call Send data(s msb S lsb S st)
$\frac{250}{254}$	Case Set state vddF:
$\bar{2}\bar{5}\bar{5}$	Call VExpander setout (En vddF, S st)
256	Call Send data(s msb S lsb S st)
$\bar{2}\bar{5}\bar{7}$	Case Set state vddG:
258	Call VExpander_setout(En_vddG, S_st)
259	Call Send_data(s_msb , S_lsb, S_st)
260	Case_Set_state_vddH:
261	Call VExpander_setout(En_vddH, S_st)
262	Call Send_data(s_msb , S_lsb, S_st)
263	' Set Current
204	Case Set_currA:
200 266	$\pi W = 200 * S = \pi S C = HW + S = ISC$
200 267	Call Sand data (a mab C lab C -+)
201	Care Set currB:
269	$Hw = 256 * S msh \cdot Hw = Hw + S leh$
$\overline{2}\overline{7}\overline{0}$	Call IDac setout (Adi currB . Hw)
271	Call Send data(s msb . S lsb. S st)
272	Case Set_currC:
$27\overline{3}$	Hw = 256 * S_msb : Hw = Hw + S_lsb
274	Call IDac_setout(Adj_currC , Hw)
275	Call Send_data(s_msb , S_lsb, S_st)
276	Case Set_currD:
211	$nw = 200 * S_msp : hw = Hw + S_lsp$
210	Call IDac_setout(Adj_currD , HW)
219	<pre>vall Send_data(s_msp , S_isb, S_st)</pre>

Case	Set_currE:
Hw	$= 256 * S_msb : Hw = Hw + S_lsb$
Cal	1 Send data(s msb . S lsb. S st)
Case	Set_currF:
нw Cal	= 250 * 5_msp : HW = HW + 5_18b .1 IDac setout(Adj currF . HW)
Cal	l Send_data(s_msb , S_lsb, S_st)
Case Hw	Set_currG: = $256 * S msh \cdot Hw = Hw + S lsh$
Cal	1 IDac_setout(Adj_currG , Hw)
Case	.1 Send_data(s_msb , S_lsb, S_st)
Hw	$= 256 * S_m sb_{:} Hw = Hw + S_lsb$
Cal	.1 IDac_setout(Adj_currH , Hw)
,	Set current outputs polarity
Case	Set_currA_pol:
Cal	1 POIEXpander_setout(POI_currA, S_st)
Case	Set_currB_pol:
Cal	.1 PolExpander_setout(Pol_currB, S_st)
Case	Set_currC_pol:
Cal	1 PolExpander_setout(Pol_currC, S_st)
Case	Send_data(s_msb , S_1sb, S_st)
Cal	1 PolExpander_setout(Pol_currD, S_st)
Case	.1 Send_data(s_msb , S_lsb, S_st)
Cal	1 PolExpander_setout(Pol_currE, S_st)
Cal	l Send_data(s_msb , S_lsb, S_st)
Case Cal	l PolExpander setout(Pol currF. S st)
Cal	l Send_data(s_msb , S_lsb, S_st)
Case	Set_currG_pol: PolExpander setout(Pol_currG_S_st)
Cal	1 Send_data(s_msb , S_lsb, S_st)
Case	Set_currH_pol:
Cal	1 Send data(s msb . S lsb. S st)
, se	and byte to EPROM
Case	EPRUM_send_byte: FPROM_write_byte(S_msb_S_lsb_S_st)
Cal	l Send_data(s_msb , S_lsb, S_st)
' ge	et current from INA
Case	l Ina_getdata(ina_addrA , Ina_vireg)
Cal	.1 Send_data(ina_msb , Ina_lsb, S_st)
Case	l Ina_getdata(ina_addrB , Ina_vireg)
Cal	l Send_data(ina_msb , Ina_lsb, S_st)
Case	l Ina_getdata(ina_addrC , Ina_vireg)
Cal	.1 Send_data(ina_msb , Ina_lsb, S_st)
Case	.1 Ina_getdata(ina_addrD , Ina_vireg)
Cal	l Send_data(ina_msb , Ina_lsb, S_st)
Case	.1 Ina_getdata(ina_addrE , Ina_vireg)
Cal	l Send_data(ina_msb , Ina_lsb, S_st)
Case Cal	.l Ina_getdata(ina_addrF , Ina_vireg)
Cal	l Send_data(ina_msb , Ina_lsb, S_st)
Case Cal	_Get_currG: _l Ina_getdata(ina_addrG , Ina_vireg)
Cal	l Send_data(ina_msb , Ina_lsb, S_st)
Case Cal	.l Ina getdata(ina addrH . Ina vireg)
, Cal	l Send_data(ina_msb , Ina_lsb, S_st)
Case	Get voltages from INA Get vddA:
Cal	<pre>1 Ina_getdata(ina_addrA , Ina_vvreg)</pre>
Cal Case	.L Send_data(ina_msb , Ina_lsb, S_st) Get vddB:
Cal	<pre>1 Ina_getdata(ina_addrB , Ina_vvreg)</pre>
Cal Case	.L Send_data(ina_msb , Ina_lsb, S_st) Get vddC:
Cal	<pre>1 Ina_getdata(ina_addrC , Ina_vvreg)</pre>
Cal Case	.l Send_data(ina_msb , Ina_lsb, S_st) Get vddD:
Cal	<pre>1 Ina_getdata(ina_addrD , Ina_vvreg)</pre>
Cal Case	.L Send_data(ina_msb , Ina_lsb, S_st) Get vddE:
Cal	<pre>1 Ina_getdata(ina_addrE , Ina_vvreg)</pre>
Cal Case	.1 Send_data(ina_msb , Ina_lsb, S_st) Get_vddF:
Cal	1 Ina_getdata(ina_addrF , Ina_vvreg)
Cal Case	.l Send_data(ina_msb , Ina_lsb, S_st) Get_vddG:
Cal	<pre>1 Ina_getdata(ina_addrG , Ina_vvreg)</pre>
Case	L Send_data(ina_msb , Ina_lsb, S_st) Get vddH:
Cal	1 Ina_getdata(ina_addrH , Ina_vvreg)
,Ca]	l Send_data(ina_msb , Ina_lsb, S_st)
Case	EPROM_get_byte:
Cal	1 EPROM_read_byte(S_msb,S_lsb)
Ca End Se	.ect
Do_comm End Tf	and = 0
-ĨĨ FÅms	= 1 Then

 $\begin{array}{l} 28842\\ 28843\\ 28843\\ 28842\\ 28843\\ 28842\\ 28842\\ 28843\\ 28842\\ 28843\\ 3300\\ 112\\ 2282\\ 2994\\ 2996\\ 2992\\ 2994\\ 2996\\ 2998\\ 2992\\ 2994\\ 2996\\ 2998\\ 2992\\ 2996\\ 2998\\ 2992\\ 2996\\ 2998\\ 2996\\ 2998\\ 29$

```
\begin{array}{rcl} F4ms &= 0\\ End & If\\ If & F500ms &= 1 & Then\\ & F500ms &= 0\\ Reset & Watchdog\\ End & If\\ If & F1s &= 1 & Then\\ & F1s &= 0\\ End & If\\ 0 & Dop\\ \end{array}
 383 \\ 384 \\ 385 \\ 386 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 \\ 387 
33890
333912
33923
39945
3399678
39956789
39956789
                           Loop
End
                         PrztimerO:

TimerO = 6

'TimerO = 131

Set F4ms

Incr Dziel(1) = 125 Then

Dziel(1) = 0

Set F500ms

Toggle Dzielb

If Dzielb = 0 Then Set F1s

End If

    400 \\
    401 \\
    402 \\
    403 \\
    403

403 \\ 404 \\ 405 \\ 406 \\ 407 \\ 408
                        End If

Return

'----- Writes data to DAC

Sub VDac_setout(byval Dac_nr As Byte, Byval Dac_value As Word)

I2chb = 48 + Dac_nr 'calculate command byte

I2cstart

I2cwbyte 144 'slave address adr=00

I2cwbyte I2chb 'command byte

I2chw = Dac_value / 16
                                              End If
 409
 \frac{410}{411}
 412
                                 I2cwbyte I2chb ,

I2chw = Dac_value / 16

I2chb = I2chw

I2cwbyte I2chb

I2chw = Dac_value * 16

I2chb = I2chw

I2cwbyte I2chb

I2cstop

I2cstop

I2cstop

I2cstop

I2cstop

    413 \\
    414 \\
    415

416 \\ 417 \\ 418
 419
                         End Sub
'Writes data to DAC
Sub IDac_setout(byval Dac_nr As Byte , Byval Dac_value As Word)
I2chb = 48 + Dac_nr 'calculate command byte

    \begin{array}{r}
      420 \\
      421 \\
      422
    \end{array}

 423
                                 I2chb = 48 + Dac_nr 'c
I2cstart
I2cwbyte 148 's
I2cwbyte I2chb 'c
I2chw = Dac_value / 16
I2chb = I2chw
I2cwbyte I2chb
I2chw = Dac_value * 16
I2chb = I2chw
I2cwbyte I2chb
I2ccb = I2chw
I2cwbyte I2chb
I2cstop
I2cstop
Id Sub
\frac{120}{424}
425
                                                                                                                                             'slave address adr=00
'command byte
430 \\ 431 \\ 432
 433
                           End Sub
'Writes data to Expander Port0 - Vdd state
 \frac{434}{435}
 \frac{436}{437}
                          Sub VExpander_setout(byval chan as byte, byval state As bit)
VState.chan = state
I2cstart
I2cwbyte 232 'slave address adr=00
I2cwbyte 2 'command byte
I2cwbyte VState

    \begin{array}{r}
      438 \\
      439 \\
      440
    \end{array}

 441
 442
443
                                         I2cstop
                           End Sub
'Writes data to Expander Port1 - Curr polarity
 \frac{444}{445}
                          Sub PolExpander_setout(byval chan as byte, byval state As bit)
PolState.chan = state
I2cstart
I2cwbyte 232 'slave address adr=00
I2cwbyte 3 'command byte
I2cwbyte PolState
446
\begin{array}{c} 448\\ 449 \end{array}

    450 \\
    451 \\
    452

                        I2cstop
End Sub
'Writes initial configuration
Sub PowerUp_init()
I2cstart
I2cwbyte 232
I2cwbyte 0
I2cwbyte 0
I2cstop
I2cstart
I2cwbyte 232
I2cwbyte 6
I2cwbyte 0
                                        I2cstop
\frac{453}{454}
 455
\frac{156}{457}
458 \\ 459
 \tilde{4}60
 461
 \frac{462}{463}
 464
                                      12cwbyte 6
12cwbyte 0
12cwbyte 0
12cstop
Call VDac_setout(adj_vddA , 4095)
Call VDac_setout(adj_vddB , 4095)
Call VDac_setout(adj_vddC , 4095)
Call VDac_setout(adj_vddD , 4095)
Call VDac_setout(adj_vddF , 4095)
 465
 466
 467
 468
 469
470
 471
                                         Call VDac_setout(adj_vddE
Call VDac_setout(adj_vddF
                                                                                                                                                                                                          , 4095)
 472
                                                                                                                                                                                                          , 4095)
 47\bar{3}
                                       Call VDac_setout(adj_vddF, 409
Call VDac_setout(adj_vddF, 409
Call IDac_setout(adj_vddH, 409
Call IDac_setout(Adj_currA, 0)
Call IDac_setout(Adj_currB, 0)
Call IDac_setout(Adj_currC, 0)
Call IDac_setout(Adj_currD, 0)
                                                                                                                                                                                                        , 4095
474 \\ 475
                                                                                                                                                                                                           , 4095)
 476
 477
 478
 479
                                        Call IDac_setout(Adj_currE
Call IDac_setout(Adj_currF
                                                                                                                                                                                                           , 0)
, 0)
 480
 481
                                        Call IDac_setout(Adj_currG
Call IDac_setout(Adj_currH
482
                                                                                                                                                                                                                             0)
 483
                                                                                                                                                                                                                  ( O)
                          End Sub

'Reads INA226 selected register

Sub Ina_getdata(byval Ina_adr As Byte , Byval Ina_reg As Byte)

I2cstart
 \frac{484}{485}
 \frac{486}{487}
```

```
I2chb = Ina_adr
I2cwbyte Ina_adr
I2cwbyte Ina_reg
I2cstop
Incr I2chb
I2cstart
I2cwbyte I2chb
I2crbyte Ina_msb , Ack
I2crbyte Ina_lsb , Nack
I2cstop
d Sub

    488 \\
    489 \\
    490 \\
    491 \\
    491

\frac{496}{497}

    498 \\
    499 \\
    500

                                    End Sub
'send data to PC (twice)
Sub Send_data(s_msb As Byte , S_lsb As Byte, S_st as byte)
                                  Sub Send_data(s_msb As Byte , S_15)

Printbin S_cmd

Printbin S_msb

Printbin S_lsb

Printbin S_st

'once again for data flow controll

Printbin S_cmd

Printbin S_lsb

Printbin S_lsb

Printbin S_st

End Sub

'Write byte command to EPROM

Sub EPROM_write_byte(EPROM_adr_msb
'Write byte command to EPROM
Sub_EPROM_write_byte(EPROM_adr_msb as Byte, EPROM_adr_1sb as byte, e_val As Byte)
                                                       I2cstart
I2cwbyte 160
                                                                                                                                                                       'slave address adr=000
                                                  12cwbyte 160 'slave a

12cwbyte EPROM_adr_msb

12cwbyte EPROM_adr_lsb

12cwbyte e_val

12cstop

d Sub
                                  End Sub
'Read byte command from EPROM
 \frac{519}{520}
5\overline{21} \\ 522
                                     Sub EPROM_read_byte(EPROM_adr_msb as Byte, EPROM_adr_lsb as byte)
                                                     I2cstart
I2cstart
I2cwbyte 160 'slave address adr=000
I2cwbyte EPROM_adr_msb
I2cwbyte EPROM_adr_lsb
I2cstart
I2cwbyte 161 'slave address adr=000
I2cwbyte 161 Slave Address adr=000
523 \\ 524 \\ 525 \\ 526 
527 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 \\ 528 
                                                     I2crbyte EPROM_1sb , Nack
I2crtop
529 \\ 530 \\ 531
                                    End Sub
```

B.2 Kod interfejsu użytkownika

```
#!/usr/bin/env python
             import serial, time, os, sys, math, struct
import numpy as np
sys.path.append(os.path.split(os.path.realpath(__file__))[0]+"/../Common")
              from extras import >
             class uAsicBoard():
                commands_dict={}
                calib_parms={}
eprom_adr={}
                eprom_adr={}
eprom_start_position=1  #change start number in case of eprom cell demage
minV=0.5  #minimum output voltage
maxV=1.4  #maximum output voltage
minC=0  #minimum output current
maxC=50  #meximum output current
mult_ip='192.168.0.24'  #calibration multimeter's IP
16
17
18
19
               mattip= 132.100.0.24 #calibration multimeter's IP
#Initial function.
def __init__(self,address):
    self.getCommands()
    self.makeEpromAdressesDict()
    self.ser = serial.Serial(address, 19200, timeout=1, bytesize=serial.EIGHTBITS,
        parity=serial.PARITY_NONE, stopbits=serial.STOPBITS_ONE)
    out = self.write_read_uart([self.commands_dict['Test_ping'],0,1,1])
    if out[0] == "ok":
        printc("uASIC Board is connected ...\t port: %s"%address,"green",0)
    else:
        print("Board is not responding ...","err",0)
    print out
               #Make dictionary of paramenter adresses in eprom. Add to dict anythink needed to
write to EPROM.
def makeEpromAdressesDict(self):
q=self.eprom_start_position
for parm in ['year', 'month', 'day', 'hour', 'minute']:
self.eprom_adr[parm]=q; q+=4
for ch in ["A", "B", "C", "D", "E", "F", "G", "H"]:
self.eprom_adr['vdd'+ch+'_a']=q; q+=4
self.eprom_adr['vdd'+ch+'_b']=q; q+=4
for ch in ["A", "B", "C", "D", "E", "F", "G", "H"]:
self.eprom_adr['curr'+ch+'_a']=q; q+=4
for ch in ["A", "B", "C", "D", "E", "F", "G", "H"]:
self.eprom_adr['curr'+ch+'_b']=q; q+=4
for ch in ["A", "B", "C", "D", "E", "F", "G", "H"]:
self.eprom_adr['curr'+ch+'_b']=q; q+=4
for ch in ["A", "B", "C", "D", "E", "F", "G", "H"]:
self.eprom_adr['res'+ch]=q; q+=4
                 #Auto-import command numbers from bascom file. Commands are imported from ||
                            StartCommands \ n \ *** \ n \ EndCommands \ | \ block.
```

 $^{2}_{3}$ $\tilde{4}$

56789

10 11

 $\frac{12}{13}$ $14 \\
 15$

 $\frac{20}{21}$ $\frac{21}{22}$ 23

 $\begin{array}{c} 24 \\ 25 \\ 26 \\ 27 \\ 28 \\ 29 \\ 30 \\ 31 \end{array}$

 $\begin{array}{c} 32\\ 33\\ 34\\ 35\\ 36\\ 37\\ 38\\ 39\\ 40\\ 41 \end{array}$

 $\begin{array}{c}
 42 \\
 43 \\
 44 \\
 45
 \end{array}$

```
def getCommands(self):
  with open ("uasic_uc.bas",'r') as f:
  for line in f:
    if line.find("\'StartCommands")!=-1: break
    \frac{46}{47}
    \frac{1}{48}
                                               if line in f:
if line.find("\'EndCommands")!=-1: break
elif line.strip()=='': continue
if line.split()[0].lower()=='const':
self.commands_dict[line.split('=')[0].split()[1]] = int(line.split('=')[1].strip
    50 \\ 51
    \frac{52}{53}
                                  #Write command via uart and return read data or error. #cfg_bytes: command, val_MSB,
val_LSB, status. #returned value: ["err",vals...., ...]
def write_read_uart(self,cfg_bytes):
while len(cfg_bytes)<4: cfg_bytes.append(0)
writeloop=True
runs=0
     54
    55 \\ 56
    57
     \frac{58}{59}
    runs=0
while writeloop:
                                                runs+=1
head=128
data=""
    \begin{array}{c} 62\\ 63\\ 64\\ 65\\ 66\\ 67\end{array}
                                               data=
#code msb of bytes in header to avoid sending values >128 except header
for i in range(len(cfg_bytes)):
val=cfg_bytes[i]
if val>=128:
val==128
head+=int(math.pow(2,i))
data:=ebr(val)
    \begin{array}{c} 68\\69\\70\\71\\72\\73\\74\\75\\76\\77\\78\end{array}
                                             head+=int(math.pow(2,i))
data==chr(wal)
data=chr(val)
data=chr(head)+data
self.ser.write(data)
#try to read 8 bytes
err=["err"]
fifo=self.ser.read(8)
if len(fifo)>=8:
    if fifo[0]==fifo[4] and fifo[1]==fifo[5] and fifo[2]==fifo[6] and fifo[3]==fifo
[7]:
    if cfg_bytes[0]<64 or cfg_bytes[0]>=128: #only for Set command and chip
    commands which sends ping as ack
    if ord(fifo[1])==cfg_bytes[1] and ord(fifo[2])==cfg_bytes[2]:
    writeloop=False
    return ["ok",ord(fifo[1]),ord(fifo[2])]
    else:
    err.append("Data ping error")
else:interpretation

    79
      80
    81
82
83
84
85
86
86
87
88
89
90
                                             err.appenu( pace parg =
else:
writeloop=False
return ["ok",ord(fifo[1]),ord(fifo[2])]
else: err.append("Data corrupted")
else: err.append("Data length %d, expected: 8 bytes"%len(fifo))
#try only 3 times
if runs==3: return err

    91
92
93
                                #Set voltage in V; volt - voltage value in Volts; chan - string of channels. #
    Examples: setVdd("ABE",1.0) - to set 1.0V at channels A,B and E, setVdd('all
    ',0.6) - to set 0.6V at all chanells.
def setVdd(self,chan,volt):
    if chan.lower() == 'all':
        chan = ["A", "G", "D", "E", "F", "G", "H"]
    for ch in chan:
        if volt > self.maxV:
        volt=self.maxV
        print "ERROR: VDD value is too high (max "+repr(self.maxV)+"V)!"
    elif volt < self.minV:
        volt = self.minV:
        volt = self.minV
        volt = self.minV
        volt = self.minV
        volt = self.minV;
        volt = self.minV;

   94 \\ 95 \\ 96 \\ 97 \\ 98 \\ 99
100
101 \\ 102
103
104
                                        out=self.write_read_uart([self.commands_dict['Set_vdd'+ch],int(val/256),val%256])
if out[0] != "ok": print "ERROR: ",out
time.sleep(3) #Time for recharging load by DACs.
105
106 \\ 107 \\ 108 \\ 109
                                  #Set current in uA; volt - current value in uA; chan - string of channels. #Examples:
    setBiasCurrent("ABE",1.0) - to set 1.0uA at channels A,B and E, setBiasCurrent("
    all',0.6) - to set 0.6uA at all chanells.
                                  all',0.6) - to set 0.6uA at all chanells.
def setBiasCurrent(self,chan,volt):
    if chan.lower() == 'all':
        chan = ["A", "B", "C", "D", "E", "F", "G", "H"]
    for ch in chan:
        if volt > self.maxC:
        volt = self.maxC
        print "ERROR: Current value is too high (max "+repr(self.maxC)+"uA)!"
    elif volt < self.minC:
        volt = self.minC
        print "ERROR: Current value is too low (min "+repr(self.minC)+"uA)!"
    volt = self.minC
    print "ERROR: Current value is too low (min "+repr(self.minC)+"uA)!"
    val=abs(int(round(self.calib_parms['curr'+ch+'_a']*volt+self.calib_parms['curr'+ch+'_b']))
    out=self.write read uart([self_commands_dist['Set_urr', 'A'] = 'align' to the set for the set f
110

    \begin{array}{r}
      111 \\
      112 \\
      113 \\
      114 \\
      115 \\
      116 \\
      116 \\
      \end{array}

117 \\ 118 \\ 119
120
                                                '_b'])))
out=self.write_read_uart([self.commands_dict['Set_curr'+ch],int(val/256),val%256])
if out[0] != "ok": print "ERROR: ",out
121
122
123 \\ 124 \\ 125
                                         time.sleep(3)
                                 #Enable/disable Vdd outputs function; state - string; chan - string of channels;
PowerUp = all disabled. #Examples: setPowerState("ABE", 'disable') - disable
channels A, B and E, setPowerState('all', 'enable') - enable all chanell.
def setPowerState(self, chan, state):
    if state.lower()=='enable': st=1
    elif state.lower()=='disable': st=0
    else:
 126
127
127
128
129
130
                                         els
                                                print "ERROR: Incorrect voltage state, output(s) DISABLED!"; st=0
```

```
if chan.lower() == 'all':
    chan = ["A","B","C","D","E","F","G","H"]
for ch in chan:
    out=self.write.read_uart([self.commands_dict['Set_state_vdd'+ch],0,0,st])
    if out[0] != "ok": print "ERROR: ",out
    time.sleep(0.5)
131 \\ 132 \\ 133 \\ 134
 135
                             #Set Curr outputs polarity function; state - string; chan - string of channels;
PowerUp = all sink. #source: VDD to pin on uASIC board side (current flow from pin
to GND); sink: pin to GND on uASIC board side (current flow from VDD to pin). #
Examples: setCurrentPol("ABE", 'sink') - channels A,B and E set to sink,
setCurrentPol('all', 'source') - all chanell set to source
def setCurrentPol(self, chan, state):
if state.lower()=='sink': st=1
elif state.lower()=='sink': st=0
else:
print "FRROP. Incorport relation
136 \\ 137 \\ 138
\begin{array}{c} 139\\ 140 \end{array}
140 \\ 141 \\ 142 \\ 143 \\ 143 \\ 143 \\ 143 \\ 143 \\ 141 \\ 141 \\ 142 \\ 143 \\ 141 \\ 142 \\ 143 \\ 141 \\ 142 \\ 143 \\ 141 \\ 142 \\ 143 \\ 141 \\ 142 \\ 143 \\ 141 \\ 142 \\ 143 \\ 143 \\ 143 \\ 143 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 \\ 144 
                                    else:
    print "ERROR: Incorrect polarity state, polarity set to SINK!"; st=0
if chan.lower() == 'all':
    chan = ["A","B","C","D","E","F","G","H"]
for ch in chan:
    out=self.write_read_uart([self.commands_dict['Set_curr'+ch+'_pol'],0,0,st])
    if out[0] != "ok": print "ERROR: ",out
\begin{array}{c} 144 \\ 145 \end{array}
\begin{array}{c} 146 \\ 147 \end{array}
148 \\ 149 \\ 150
                                    Write resistors
                                                                                                                                 values to EPROM.
                               #Write Teststof's Values to Ernom.
def setRes(self,chan,val):
    if chan.lower() == 'all':
        chan = ["A","B","C","D","E","F","G","H"]
    for ch in chan:
        self.epromSendData(self.eprom_adr['res'+ch],val)
\begin{array}{c} 151 \\ 152 \\ 153 \\ 154 \\ 155 \\ 156 \\ 157 \end{array}
                                    #Send single byte to EPROM.

lef epromSendByte(self,E_adr_msb, E_adr_lsb,val):

out=self.write_read_uart([self.commands_dict['EPROM_send_byte'],E_adr_msb, E_adr_lsb
                               #Se
def
158
159
                                    valj)
if out[0] != "ok": print "ERROR: ",out
160 \\ 161 \\ 162
                               #Send float (4 bytes) to EPROM.
def epromSendData(self,q,val):
  val_bytes=struct.pack('f',val)
  val_bytes=[ord(i) for i in val_bytes]
  for val_b in val_bytes:
    colf eproprisedByte(int(a/256) a%256)
163
164 \\ 165
166

    \begin{array}{r}
      167 \\
      168 \\
      169 \\
      169
    \end{array}

                                           self.epromSendByte(int(q/256),q%256,val_b); q+=1
                               #Return voltage in V, chan - channel.
def getVdd(self,chan):
    out=self.write_read_uart([self.commands_dict['Get_vdd'+chan]])
    if out[0]!="ok":
    print "ERROR: ",out
    return 0 0
\begin{array}{c} 170\\ 171\\ 172\\ 173\\ 174\\ 175\\ 176\\ 177\\ 178\\ 179\\ 180\\ 181\\ 182\\ 183\\ 184\\ 185 \end{array}
                                    return 0.0
else: return float(out[1]*256+out[2])*1.25/1000.0
                              else: return float(out[1]*256+out[2])*2.5/self.calib_parms['res'+chan]
                               #Read single byte from EPROM.
def epromGetByte(self,E_adr_msb, E_adr_lsb):
    out=self.write_read_uart([self.commands_dict['EPROM_get_byte'],E_adr_msb, E_adr_lsb
186
187
                                    if<sup>¯</sup>
                                    if Out[0]!="ok":
    print "ERROR: ",out
    return 0.0
else: return out[2]
188 \\ 189 \\ 190 \\ 191 \\ 192 \\ 193
                              #Read float (4 bytes) from EPROM.
def epromGetData(self,q):
val_bytes=[]
for i in [0,1,2,3]:
val_bytes.append(self.epromGetByte(int((q+i)/256),(q+i)%256))
return struct.unpack('f',''.join(chr(i) for i in val_bytes))[0]
 194
195
                                # Make voltage calibration of all channels. Repead single channel oportunity.
def makeVddCalibration(self,Cal_f,mult):
    printc("Starting Voltage scan ... ","purple",0)
    self.setPowerState('all','enable')
    for ch in ["A","B","C","D","E","F","G","H"]:
    repeat = True
    while repeat:
    Cal_f.write("Vdd scan channel: "+ch+"\n")
    xp=[]; yp=[]; ina_xp=[]
    out=self.write_read_uart([self.commands_dict['Set_vdd'+ch],0,0])
    if out[0] != "ok": print "ERROR: ",out
    time.sleep(1.5)
    for val in range(0,4096,100):
        out=self.write_read_uart([self.commands_dict['Set_vdd'+ch],int(val/256),val%256])
    if out[0] != "ok": print "ERROR: ",out; time.sleep(0.5)
    meas=mult.getVoltageDC()
    ina_meas=self.getVdd(ch)
    print "%s\t%s\t%s"%(meas,val,ina_meas)
    xp.append(meas)
    yp.append(float(val))
    ina_xp.append(ina_meas)
196
 197
198
199
200
                               # A
def
\frac{1}{201} 202
\bar{2}\bar{0}\bar{3}

    \begin{array}{r}
      204 \\
      205 \\
      206
    \end{array}

\bar{2}07

  \frac{208}{209}

\bar{2}10
210 \\ 211 \\ 212
\overline{213}
214
215 \\ 216 \\ 217 \\ 217 
218
                                               yp.append(float(val))
ina_xp.append(ina_meas)
printc("Fitting ...","purple",0)
219
\frac{210}{220}
\bar{2}\bar{2}\bar{1}
```

```
params = np.polyfit(np.array(xp), np.array(yp), 1)
print "a:", params[0] #- a
Cal.f.write("a: "+repr(params[0])+"\n")
print "b:", params[1] #- b (Dac= a * Volt + b)
Cal.f.write("b: "+repr(params[1])+"\n")
Cal.f.write("Dac= a * Volt + b \n\n")
#Writing data do file and to screen for control.
for i in range(len(xp)):
vals=(xp[i],yp[i],int(params[0]*xp[i]+params[1]),ina_xp[i])
print "%0.5f\t%d\t%d\t%d.5f"%vals
Cal.f.write("\0.5f\t%d\t%d\t%d.5f"%vals+"\n")
Cal.f.write("\0.5f\t%d\t%d\t%d.5f"%vals+"\n")
Cal.f.write("\n\n")
usr.dec = raw_input('Scan chanel Vdd'+ch+' finished! Type R to repeat scan or
SWITCH CABLES and press enter to contunue\n')
if usr.dec.lower()!='r':
repeat = False
self.epromSendData(self.eprom_adr['vdd'+ch+'_a'],params[0])
self.setPowerState('all','disable')
# Make current calibration of all channels. Repead single channel oportunity.
\frac{222}{223}
   224
   225
 226
 227
 228
   \bar{2}\bar{2}\bar{9}
 \frac{1}{230}
231
   232
 233
234
235 \\ 236
   \bar{2}37
                                                 self.spromSendData(Self.eprom.adr['vdd'+ch+'b.'], params[1])
self.setPowerState('all','disable')
# Make current calibration(self.Calf.mult):
printc('Starting Current scan ... ", "purple",0)
#Set current plarity.
self.setCurrentPol('all','sink')
for ch in ["A","B","C","D","E","F","G","H"]:
repeat = True
while repeat:
(al.f.write("Current scan channel: "+ch+'\n")
xp=[]; vp=[];
out=self.write.read.uart([self.commands_dict['Set_curr'+ch],0,0])
if out[0] != "ok": print "ERROR: ",out; time.sleep(1.5)
for val in range(0,4096,100):
    out=self.write.read.uart([self.commands_dict['Set_curr'+ch],int(val/256),val
%256])
if out[0] != "ok": print "ERROR: ",out
time.sleep(0,5)
meas=mult.getCurrentDC()
print "%s(*%"(meas,val)
xp.append(float(val))
printc('Fitting ..." purple",0)
params = np.Polyfit(np.array(xp), np.array(yp), 1)
#print purams[1] # b (Dacc a * Volt + b)
Calf.write("a: "repr(params[0])+"\n")
Calf.write("b: "+repr(params[1])+"\n")
Calf.write("b: "+repr(params[1])+"\n")
Calf.write("%s).5f(*Xd(t%d"%vals+"\n")
Calf.write("No.5f(*Xd(t%d"%vals+"\n")
Calf.write("\n\n")
ws.fet("set for control.
for i an range(0,409.i*xp[i]+params[1]))
print "%s(t%d(t%d"%vals+"\n")
Calf.write("how for control.
for i an range(0,400; %set for control.
for i for i an range(0,400; %set for control.
for i for i for i an to screen for control.
for i for i for i an to screen for control.
for i for i for i norgen(therapic)]
ws.fet(t%d(t%d"%vals+"\n")
Calf.write("\n\n")
ws.fit(t(t%d(t%d"%vals+"\n")
Calf.write("\n\n")
ws.fit(t(t%d(t%d"%vals+"\n")
Calf.write("\n\n")
ws.fit(C CaBLES and press enter to contunue\n')
if wardec_lower()!='r':
    repeat = False
    self.epromSendData(self.eprom.adr['curr'+ch+'.a'],params[0])
# Main make calibration (self,mult.ip,mode):
# Main make calibration (self,mult.ip,mode):
# Main make calibration function.

 238
239 \\ 240 \\ 241
\begin{array}{c} 242 \\ 243 \end{array}
243 \\ 244 \\ 245 \\ 245 \\ 
 \frac{1}{246}
247
248 \\ 249
 250 \\ 251 \\ 252
 253
 254
   255
   \bar{256}
 \frac{250}{257}
   \bar{258}
   259
 260
   \bar{2}61
   262
   263
 264
   265
   266
   267
   268
 269
 209 \\ 270 \\ 271 \\ 271
 272
   273
   274
 275
276 \\ 277 \\ 278 \\ 279 \\ 280 \\ 281
                                                   self.epromSendData(Self.eprom_aur__Cull +Cur__C___, parametric,
# Main make calibration function.
def makeCalibration(self,mult_ip,mode):
from dm3068 import dm3068
printc("Connecting to DM3068 Multimeter ("+mult_ip+":5555) ... ","green",0) #
Multimiter communication.
mult=dm3068("ip:"+mult_ip+":5555")
Cal_fopen('uASIC_calibration.txt','w') #Calibration results file.
Cal_f.write("uASIC Calibration: "+time.strftime("%d/%m/%Y")+" "+time.strftime("%H
:%M:%S")+"\n\n")
self.epromSendData(self.eprom_adr['day'],float(time.strftime("%d")))
self.epromSendData(self.eprom_adr['day'],float(time.strftime("%d")))
self.epromSendData(self.eprom_adr['year'],float(time.strftime("%H")))
self.epromSendData(self.eprom_adr['hour'],float(time.strftime("%H")))
if mode==1 or mode ==2: #Vdd calibration
self.makeVdCalibration(Cal_f,mult)
if mode==1 or mode ==3: #Curr calibration
self.makeCurrCalibration(Cal_f,mult)
Cal_f.close(); print "Calibration finished"
#Paed calibration from EPROM and write to dict.
   282
   283
   284
   285
 286
 287
   288
   289
 \bar{2}\bar{9}\bar{0}
   291
   292
 \frac{293}{294}
   \bar{295}
 \frac{296}{297}
\frac{297}{298}
                                                       #Read calibration from EPROM and write to dict.
def getCalibration(self):
    print "Calibration date: "+repr(int(self.epromGetData(self.eprom_adr['day'])))+"/"+
    repr(int(self.epromGetData(self.eprom_adr['month'])))+ \
    "/"+repr(int(self.epromGetData(self.eprom_adr['year'])))+" "+ \
    repr(int(self.epromGetData(self.eprom_adr['hour']))+":"+repr(int(self.epromGetData(
    self.eprom_adr['minute'])))
    for ch in ["A","B" "C" "D","E","F","G","H"]:
    self.calib_parms['vdd'+ch+'.a']=self.epromGetData(self.eprom_adr['vdd'+ch+'.a'])
    self.calib_parms['vdd'+ch+'.a']=self.epromGetData(self.eprom_adr['vdd'+ch+'.a'])
    self.calib_parms['curr'+ch+'.a']=self.epromGetData(self.eprom_adr['curr'+ch+'.a'])
    self.calib_parms['curr'+ch+'.b']=self.epromGetData(self.eprom_adr['curr'+ch+'.a'])
 299
 300
 301
302
   303
   304
   305
 306
   307
```

```
308 \\ 309 \\ 310 \\ 311 \\ 312 \\ 313 \\ 314
                                          self.calib_parms['res'+ch]=self.epromGetData(self.eprom_adr['res'+ch])
                            def selectMenu(self):
    print "Select operatio:"
    print "1 - Make full calibration."
    print "2 - Make voltage calibration."
    print "3 - Make current calibration."
    print "4 - Set resistors values for INA current measurements."
    print "5 - Show calibration."
    print "q - quit"
314
315
316
316
317
318
319
                     print 's - Snow (Calibration.
print 's - Snow (Calibration.
if __name__=="__main_";
board-uAsicBoard('/dev/ttyUSB0")
board.selectMenu()
opt=rawinput()
if opt.lower()=='q': exit()
if int(opt) in [1,2,3];
print "Coltage measurement: 0 to GND, Input to chnnel output pin. Schithing Input
cable is needed!"
print "Current measurement: 0 to AVCC, Input to chnnel output pin. Schithing Input
cable is needed! Switch Rigol into uA scale after first meas. if needed."
print "Current Rigol IP: "+board.mult.ip+" press enter or type new one."
new.ip=raw.input()
if new.ip!=':
board.mult.ip=new.ip
board.makeCalibration(board.mult_ip,int(opt))
elif int(opt)==5:
board.getCalibration()
for k,v in sorted(board.calib-parms.items()): print k,v
elif int(opt)==4:
print "Current resistors values:"
for ch in ["A", "B", "C", "D" "E" "F", "G", "H"]:
print "Change type: string of channels space value. Ex: A 1.0; ABDG 10.2; All
0.1. When done type: d."
res.new=raw.input()
else:
board.setRes(res.new.split()[0],float(res.new.split()[1]))
res.new=raw.input()
else:
"ErR: Incorrect parameter. Try again"
320 \\ 321
322
323
324 \\ 325
326 \\ 327
328
329
330
331
332
333
334
335
336 \\ 337
338 \\ 339 \\ 340 \\ 341
342
343 \\ 344 \\ 345
                               else:
print "ERR: Incorrect parameter. Try again"
board.selectMenu()
\frac{346}{347}
348
```